一种芯片设计阶段可靠性评估方法和装置

    公开(公告)号:CN105183978B

    公开(公告)日:2019-01-01

    申请号:CN201510557112.1

    申请日:2015-09-02

    IPC分类号: G06F17/50

    摘要: 本发明公开了一种芯片设计阶段可靠性评估方法和装置,其中,该方法包括:根据确定的芯片功能划分功能模块,并根据所述功能模块的需求进行网表设计;根据BSIM器件模型对所述网表进行前仿真,当前仿真结果满足所述功能模块的需求时,进行版图绘制;在版图绘制完成后,提取布线后的寄生的电容和电阻,根据BSIM器件模型对提取后的网表进行后仿真;当后仿真结果满足所述功能模块的需求时,根据预先建立的老化BSIM器件模型再次进行仿真;当再次仿真结果满足所述功能模块的需求时,则进行制版流片。本发明的芯片设计阶段可靠性评估方法和装置,与传统的开发流程相比,可以缩小产品的开发周期,减少修改光刻板的次数,进而降低开发成本。

    一种电子标签电路
    7.
    发明公开

    公开(公告)号:CN106529647A

    公开(公告)日:2017-03-22

    申请号:CN201610957754.5

    申请日:2016-10-27

    IPC分类号: G06K19/07

    CPC分类号: G06K19/0715 G06K19/0701

    摘要: 本发明公开了一种电子标签电路,包括:整流调整电路、限压泄放电路、电源检测电路和稳压电容;整流调整电路的第一输入端用于接收第一天线信号,第二输入端用于接收第二天线信号,整流调整电路的输出端与限压泄放电路的输入端相连;限压泄放电路的第一控制端用于接收第一天线信号,第二控制端用于接收第二天线信号,限压泄放电路的输出端与稳压电容的第一端相连,稳压电容的第二端接地;电源检测电路的输入端与稳压电容的第一端相连,电源检测电路的输出端与限压泄放电路的反馈端相连,限压泄放电路用于根据反馈信号、第一天线信号和第二天线信号对输出电压进行降压处理。该电路的结构简单且稳定,消除了电路竞争。

    一种EEPROM控制器的信号生成电路及控制方法

    公开(公告)号:CN106055496A

    公开(公告)日:2016-10-26

    申请号:CN201610341887.X

    申请日:2016-05-20

    IPC分类号: G06F13/16

    CPC分类号: G06F13/1668

    摘要: 本发明公开了一种EEPROM控制器的信号生成电路及控制方法,其中,该信号生成电路包括:锁存器、与门电路、计数器和比较器;锁存器的输入端用于输入控制信号,锁存器的使能端与系统时钟相连;锁存器的输出端与门电路的第一输入端相连,与门电路的第二输入端与系统时钟相连;与门电路的输出端输出时钟采样信号;比较器的第一输入端用于输入第一计数值,第二输入端与计数器相连;比较器的输出端输出slave总线输出响应信号;计数器用于周期性从零计至第一计数值。该信号生成电路采用同步设计实现,直接通过系统时钟sys_clk门控电路得到时钟采样信号,节省了分频逻辑电路,同时可缩短读写所需要开销周期,提升EEPROM数据读写速度。