芯片失效原因的识别方法及系统

    公开(公告)号:CN116844989B

    公开(公告)日:2024-01-26

    申请号:CN202311127742.6

    申请日:2023-09-04

    IPC分类号: H01L21/66 G01R31/28

    摘要: 本发明涉及芯片领域,公开了一种MAP生成方法、芯片失效原因的识别方法及系统。所述MAP生成方法包括:基于第一测试厂对晶圆的最后一个测试流程的测试结果,生成所述晶圆的第一MAP,其中,所述第一MAP包括:表征测试通过的第一标志,以及表征测试未通过的第二标志;基于第二测试厂对所述晶圆的第一个测试流程的测试结果,生成第二MAP;以及基于预设合并规则合并所述第一MAP与所述第二MAP,以获取目标MAP,其中,所述基于预设合并规则合并所述第一MAP与所述第二MAP包括:在所述第一MAP中的第一芯片的标志为所述第二标志的情况下,将所述第一芯片标注为特定标志。本发明可有效避免失效芯片被错误归类的情况,从而提升测试数据分析的准确性。

    MAP生成方法、芯片失效原因的识别方法及系统

    公开(公告)号:CN116844989A

    公开(公告)日:2023-10-03

    申请号:CN202311127742.6

    申请日:2023-09-04

    IPC分类号: H01L21/66 G01R31/28

    摘要: 本发明涉及芯片领域,公开了一种MAP生成方法、芯片失效原因的识别方法及系统。所述MAP生成方法包括:基于第一测试厂对晶圆的最后一个测试流程的测试结果,生成所述晶圆的第一MAP,其中,所述第一MAP包括:表征测试通过的第一标志,以及表征测试未通过的第二标志;基于第二测试厂对所述晶圆的第一个测试流程的测试结果,生成第二MAP;以及基于预设合并规则合并所述第一MAP与所述第二MAP,以获取目标MAP,其中,所述基于预设合并规则合并所述第一MAP与所述第二MAP包括:在所述第一MAP中的第一芯片的标志为所述第二标志的情况下,将所述第一芯片标注为特定标志。本发明可有效避免失效芯片被错误归类的情况,从而提升测试数据分析的准确性。

    一种配电线路检测方法、检测装置和存储介质

    公开(公告)号:CN116128831A

    公开(公告)日:2023-05-16

    申请号:CN202310012890.7

    申请日:2023-01-05

    摘要: 本发明实施例提供一种配电线路检测方法、检测装置和存储介质,属于电力检测技术领域。配电线路检测方法包括:获取含有初始配电线路图像的图像数据集;利用双重注意力网络DANet对图像数据集中的初始配电线路图像进行分割,得到分割后的配电线路图像;改进YOLOv4网络模型,以使得所改进后的YOLOv4网络模型包括符合预设目标匹配度的先验框以及符合预设样本检测能力的损失函数;基于所述训练集中的分割后的配电线路图像对DANet和改进后的YOLOv4网络模型进行训练,以得到针对配电线路的检测模型;以及将测试集中的分割后的配电线路图像输入至针对所述配电线路的检测模型,以得到对于配电线路的检测结果。本发明实施例能够精确识别配电线路,且检测效率高。