公开(公告)号：CN100555292C

公开(公告)日：2009-10-28

申请号：CN200510004157.2

申请日：2005-01-12

申请人： 因芬尼昂技术股份公司

发明人： M·舍普勒 ,  W·格鲁伯

IPC分类号： G06F17/50 ,  H03K19/177

CPC分类号： H03K19/17748 ,  H03K19/1731 ,  H03K19/17704 ,  H03K19/1776 ,  H03K19/17796

摘要： 本发明涉及无局部组态存储器但具平行组态总线的可组态逻辑组件。一种不含有一组态存储器的可组态逻辑组件(30)。该可组态逻辑组件的组态由施加电压而定义。该组态电压最好是在一外部组态存储器(2)中产生。在一较佳实施例中，一存储器芯片(20)(举例而言，电可擦可编程只读存储器(EEPROM))与本发明的不具有一组态存储器(30)的逻辑组件面对面地装置。一中间的结构化焊接层(40)使多个电连接有效。

公开(公告)号：CN1641650A

公开(公告)日：2005-07-20

申请号：CN200510004157.2

申请日：2005-01-12

申请人： 因芬尼昂技术股份公司

发明人： M·舍普勒 ,  W·格鲁伯

IPC分类号： G06F17/50 ,  H03K19/177

CPC分类号： H03K19/17748 ,  H03K19/1731 ,  H03K19/17704 ,  H03K19/1776 ,  H03K19/17796

摘要： 本发明涉及无局部组态存储器但具平行组态总线的可组态逻辑组件。一种不含有一组态存储器的可组态逻辑组件(30)。该可组态逻辑组件的组态由施加电压而定义。该组态电压最好是在一外部组态存储器(2)中产生。在一较佳实施例中，一存储器芯片(20)(举例而言，电可擦可编程只读存储器(EEPROM))与本发明的不具有一组态存储器(30)的逻辑组件面对面地装置。一中间的结构化焊接层(40)使多个电连接有效。