一种SerDes技术中的错位检测与纠错电路

    公开(公告)号:CN104009823B

    公开(公告)日:2017-07-07

    申请号:CN201410237882.3

    申请日:2014-06-02

    申请人: 复旦大学

    IPC分类号: H04L1/00 H04L1/24

    摘要: 本发明属于SerDes串行通信技术领域,具体为一种SerDes技术中的错位检测与纠错电路。本发明由发送端数字电路和接收端数字电路两大部分组成。在发送端,由发送端控制器启动校验码发生电路依次产生N位全“1”的同步信号和仅最高位为“0”的校验信号,上述信号被二选一MUX选通输出到模拟Serializer模块,再经过差分传输通道和Deserializer后送给接收端数字电路;在接收端,错位检测电路在检测判别接收数据有没有错位;纠错电路模块根据接收的校验码中“0”实际出现的位号将正确的数据位序恢复纠正并最终输出。本发明采用数字电路实现,具有可编程性以及逻辑简单、灵活性好等优点,与现行通用的基于硬件描述语言的数字集成电路设计流程兼容。

    一种适用于2.5D多核系统的融合存储器的片外加速器

    公开(公告)号:CN104035896B

    公开(公告)日:2017-01-11

    申请号:CN201410254412.8

    申请日:2014-06-10

    申请人: 复旦大学

    IPC分类号: G06F13/16

    摘要: 本发明属于多核处理器设计技术领域,具体为一种适用于2.5D多核系统的融合存储器的片外加速器。该片外加速器包括:逻辑控制电路(包括指令译码器、状态寄存器)、存储器(以阵列方式组织)、加速器、可配置互连网络。逻辑控制电路从处理器端接收配置包,经过解析,对相应的链路进行配置,决定存储器的输出数据是否经过加速逻辑返回处理器。本发明结构适用于面向特定应用的2.5D多核处理系统,可以降低由于片间访存延时较大而引起的性能损失,存储器输出数据可以选择经过不同的加速单元进行计算和输出,具有一定的灵活性。

    一种应用于片上网络的基于错误阻挡模型的容错方法和结构

    公开(公告)号:CN103248566B

    公开(公告)日:2016-04-13

    申请号:CN201310144887.7

    申请日:2013-04-24

    申请人: 复旦大学

    IPC分类号: H04L12/703 H04L12/771

    摘要: 本发明属于可靠性计算机片上网络系统设计技术领域,具体为一种应用于片上网络的基于错误阻挡模型的容错方法和结构。本发明基于片上网络的错误阻挡模型,提出一种部分自适应的双通道双方向的容错路由算法,根据该容错路由算法实现部分失效的片上网络的容错路由。此容错路由算法,能够在片上网络存在失效链路和一定数量的失效通径下,以最短路径传递数据,实现路由的免死锁、免活锁和免饥饿,还具有可重构、可扩展和高吞吐率等特性,从而实现较高的伪核利用率。本发明不仅能够容纳在片上网络中心位置的失效链路和路由中一定数量的失效通径,对片上网络边界和角落位置的失效链路和路由中一定数量的失效通径有同样的容错能力。

    一种连续变频的多模式全数字发射机

    公开(公告)号:CN114499556B

    公开(公告)日:2023-11-24

    申请号:CN202210185750.5

    申请日:2022-02-28

    申请人: 复旦大学

    IPC分类号: H04B1/04

    摘要: 本发明属于无线通信技术领域,具体为一种连续变频的多模式全数字发射机。本发明发射机包括基带信号处理模块、采样、混频模块、分频器、全数字功率放大器、全数字锁相环以及SPI模块等。本发明支持多种工作模式,能够兼容不同通信协议;在采样、变频模块,采用Farrow架构实现任意倍数的小数倍采样,与LO分频时钟相匹配,避免引入额外的时钟信号;采用基于CORDIC矢量旋转算法,产生数字变频所需要的时钟信号,实现高精度、连续滑动的中频转换的功能,实现不同频率的频谱搬移。本发明能够对调制信号进行裁剪和限幅,解决了滤波器非线性运算所造成的信号溢出等问题。本发射机结构简单、高度集成,可灵活地应用于多种工作场景。

    消旋和手性3-(2,3-丁二烯基)氧化吲哚酮类化合物及制备方法及应用

    公开(公告)号:CN113548999B

    公开(公告)日:2023-04-28

    申请号:CN202010334515.0

    申请日:2020-04-24

    申请人: 复旦大学

    摘要: 本发明公开了一种消旋和手性3‑(2,3‑丁二烯基)氧化吲哚酮类化合物及采用钯催化的偶联反应制备该化合物的方法及其应用。所述方法通过2,3‑丁二烯基碳酸酯与氧化吲哚酮,使用钯催化剂,在有机溶剂中反应,一步直接构建消旋3‑(2,3‑丁二烯基)氧化吲哚酮类化合物;如果在体系中使用钯催化剂和手性膦配体,在有机溶剂中反应,可以一步直接构建手性3‑(2,3‑丁二烯基)氧化吲哚酮类化合物,并且这类化合物很容易转化成其他复杂分子。本发明方法操作方便,原料和试剂易得,底物普适性广,官能团兼容性好,反应具有好的转化率,高对映选择性和化学选择性。此外,本发明提供的3‑(2,3‑丁二烯基)氧化吲哚酮类化合物及其相关衍生物可以与SRAS‑CoV‑2主蛋白3CL水解酶结合,在治疗人类病毒感染方面有良好的应用前景。

    一种适用于2.5D多核系统的融合存储器的片外加速器

    公开(公告)号:CN104035896A

    公开(公告)日:2014-09-10

    申请号:CN201410254412.8

    申请日:2014-06-10

    申请人: 复旦大学

    IPC分类号: G06F13/16

    摘要: 本发明属于多核处理器设计技术领域,具体为一种适用于2.5D多核系统的融合存储器的片外加速器。该片外加速器包括:逻辑控制电路(包括指令译码器、状态寄存器)、存储器(以阵列方式组织)、加速器、可配置互连网络。逻辑控制电路从处理器端接收配置包,经过解析,对相应的链路进行配置,决定存储器的输出数据是否经过加速逻辑返回处理器。本发明结构适用于面向特定应用的2.5D多核处理系统,可以降低由于片间访存延时较大而引起的性能损失,存储器输出数据可以选择经过不同的加速单元进行计算和输出,具有一定的灵活性。

    一种可拓展的2.5D多核处理器架构

    公开(公告)号:CN104008084A

    公开(公告)日:2014-08-27

    申请号:CN201410237881.9

    申请日:2014-06-02

    申请人: 复旦大学

    IPC分类号: G06F15/17 G06F15/80

    摘要: 本发明属于多核处理器技术领域,具体为一种可拓展的2.5D多核处理器架构。本发明由两维网格结构的片上网络互连的多核处理器芯片,通过SerDes接口提供的高速数据传输通道和拓展的芯片通信。纵向上,处理器通过片外存储接口和片外存储器进行单字读写和直接数据访存操作;横向上,处理器通过片外加速接口和片外加速器进行控制和数据交互;通过软件配置片间接口处的数据选择器,本发明还支持纵向和横向的多核芯片拓展。上述不同的互连芯片通过2.5D工艺键合在同一块衬底并集成在一个封装内部。本发明灵活地支持传统2D多核处理器的存储空间的拓展、多种加速器的耦合以及核运算资源的拓展,提高芯片级IP的可复用性和系统级设计的可重构性,缩短大芯片设计周期,降低制造成本。

    一种SerDes技术中的错位检测与纠错电路

    公开(公告)号:CN104009823A

    公开(公告)日:2014-08-27

    申请号:CN201410237882.3

    申请日:2014-06-02

    申请人: 复旦大学

    IPC分类号: H04L1/00 H04L1/24

    摘要: 本发明属于SerDes串行通信技术领域,具体为一种SerDes技术中的错位检测与纠错电路。本发明由发送端数字电路和接收端数字电路两大部分组成。在发送端,由发送端控制器启动校验码发生电路依次产生N位全“1”的同步信号和仅最高位为“0”的校验信号,上述信号被二选一MUX选通输出到模拟Serializer模块,再经过差分传输通道和Deserializer后送给接收端数字电路;在接收端,错位检测电路在检测判别接收数据有没有错位;纠错电路模块根据接收的校验码中“0”实际出现的位号将正确的数据位序恢复纠正并最终输出。本发明采用数字电路实现,具有可编程性以及逻辑简单、灵活性好等优点,与现行通用的基于硬件描述语言的数字集成电路设计流程兼容。