-
公开(公告)号：CN113078167B
公开(公告)日：2024-07-26
申请号：CN202011484960.1
申请日：2020-12-16
Applicant: 夏普株式会社
IPC: H01L27/12 , H01L21/77 , G02F1/1362 , G02F1/1368
Abstract: 提供具备顶栅型的氧化物半导体TFT并且能抑制由ESD导致的源极‑栅极间的漏电的有源矩阵基板。有源矩阵基板具备多个源极总线、覆盖源极总线的下部绝缘层、形成在下部绝缘层的上方的多个栅极总线、以及与各像素区域对应配置的氧化物半导体TFT，氧化物半导体TFT具有：氧化物半导体层，其配置在下部绝缘层上；以及栅极电极，其配置在氧化物半导体层的上方，形成在与栅极总线不同的层，并且与配置在相邻的像素区域的栅极电极分离配置，栅极电极由层间绝缘层覆盖，栅极总线配置在层间绝缘层上、以及形成于层间绝缘层的栅极接触孔内，在栅极接触孔内连接到栅极电极。
-
公开(公告)号：CN109427661B
公开(公告)日：2023-09-01
申请号：CN201811015011.1
申请日：2018-08-31
Applicant: 夏普株式会社
IPC: H01L21/77 , H01L23/544
Abstract: 缩小配置空间并且提高对准精度。阵列基板(10B)的制造方法具备：第1金属膜形成工序，通过形成第1金属膜(23)并对其进行图案化，形成具有包括开口的下层侧对准标记(39)的下层侧对准标记构成部(40)；第2金属膜成膜工序，形成第2金属膜(25)；光致抗蚀剂膜形成工序，通过形成光致抗蚀剂膜(41)并对其进行图案化，形成与下层侧对准标记的至少一部分重叠的下层侧对准标记重叠部(42)；蚀刻工序，通过选择性地蚀刻并除去第1金属膜(23)和第2金属膜中的与光致抗蚀剂膜的下层侧对准标记重叠部不重叠的部分，形成包括第2金属膜的上层侧对准标记(38)；以及光致抗蚀剂膜剥离工序，剥离光致抗蚀剂膜。
-
公开(公告)号：CN111755507B
公开(公告)日：2023-08-11
申请号：CN202010213981.3
申请日：2020-03-24
Applicant: 夏普株式会社
IPC: H01L29/417 , H01L29/786 , H01L27/12 , H01L21/84 , H01L21/44 , H01L21/34
Abstract: 提供有源矩阵基板，其具备氧化物半导体TFT，能降低寄生电容。有源矩阵基板具备源极总线、下部绝缘层、包含氧化物半导体层的氧化物半导体TFT、栅极总线及多个配线连接部，氧化物半导体层在形成于下部绝缘层的源极用开口部内电连接到源极电极或源极总线，各配线连接部包含：下部导电部，其使用第1导电膜形成；下部绝缘层，其在下部导电部上延伸设置；氧化物连接层，其与氧化物半导体层使用相同氧化物膜形成，并在形成于下部绝缘层的下部开口部内电连接到下部导电部；绝缘层，其覆盖氧化物连接层；以及上部导电部，其在形成于绝缘层的上部开口部内电连接到氧化物连接层，氧化物连接层包含电阻率比氧化物半导体层的沟道区域的电阻率低的区域。
-
公开(公告)号：CN109585455B
公开(公告)日：2023-06-27
申请号：CN201811115059.X
申请日：2018-09-25
Applicant: 夏普株式会社
IPC: H01L27/12
Abstract: 提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。半导体装置中的至少1个薄膜晶体管(101)包括半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)和漏极电极(9)，半导体层具有层叠结构，上述层叠结构包括：多个沟道形成层，其包括第1沟道形成层(70A)和第2沟道形成层(70B)；以及至少1个中间层，其包括配置于第1沟道形成层和第2沟道形成层之间的第1中间层(71a)，第1沟道形成层(70A)配置于比第2沟道形成层(70B)靠栅极绝缘层侧的位置且与栅极绝缘层(5)接触，多个沟道形成层和至少1个中间层均是氧化物半导体层，多个沟道形成层分别具有比至少1个中间层高的迁移率。
-
公开(公告)号：CN110521003B
公开(公告)日：2023-06-09
申请号：CN201880021738.2
申请日：2018-03-19
Applicant: 夏普株式会社
IPC: H01L29/786 , G09F9/00 , G09F9/30 , H01L21/28 , H10K59/00 , H01L29/423 , H01L29/49 , H10K50/00
Abstract: 有源矩阵基板的氧化物半导体TFT(201)具有：氧化物半导体层(107)；上部栅极电极(112)，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极(113)和漏极电极(114)，氧化物半导体层(107)在从基板的法线方向观看时包含：第1部分(p1)，其与上部栅极电极重叠；以及第2部分(p2)，其位于第1部分与源极接触区域或漏极接触区域之间，栅极绝缘层未覆盖第2部分，上部栅极电极(112)具有包含与栅极绝缘层接触的合金层(112L)和配置在合金层上的金属层(112U)的层叠结构，金属层由第1金属元素M形成，合金层由包含第1金属元素M的合金形成，第1金属元素M是Cu、Mo或Cr。
-
Patent Agency Ranking
公开(公告)号：CN111722446B
公开(公告)日：2023-01-31
申请号：CN202010186575.2
申请日：2020-03-17
Applicant: 夏普株式会社
IPC: G02F1/1362 , G02F1/1368
Abstract: 有源矩阵基板的制造方法包含如下工序：(A)，在基板上形成遮光层及下部导电层；(B)，以覆盖遮光层及下部导电层的方式形成下部绝缘层；(C)，在下部绝缘层上形成氧化物半导体层、栅极绝缘层及栅极电极；(D)，以覆盖栅极电极及氧化物半导体层的方式形成层间绝缘层；(E)，将源极接触孔及漏极接触孔形成于层间绝缘层，并且以使下部导电层的一部分露出的方式将连接部接触孔形成于层间绝缘层及下部绝缘层；以及(F)，在层间绝缘层上形成源极电极、漏极电极及上部电极层。工序(E)包含：工序(e‑1)，在层间绝缘膜上形成光致抗蚀剂膜；及工序(e‑2)，使用多灰度级掩模将光致抗蚀剂膜曝光，之后进行显影，从而形成光致抗蚀剂层。
-
公开(公告)号：CN109491157B
公开(公告)日：2022-04-05
申请号：CN201811057904.2
申请日：2018-09-11
Applicant: 夏普株式会社
IPC: G02F1/1362 , G02F1/1368 , G02F1/1343 , G02F1/1333
Abstract: 一种显示面板用基板的制造方法，抑制对半导体膜和透明电极膜中的一个膜进行的蚀刻处理、退火处理给另一个膜带来不良影响的事态。其特征在于，具备：像素电极形成工序，在覆盖栅极电极(34)的栅极绝缘膜(38)上形成包括透明电极膜的像素电极(33)；半导体膜形成工序，在像素电极形成工序之后进行，在栅极绝缘膜(38)上以一部分覆盖像素电极(33)的形式形成半导体膜(42)；退火处理工序，在半导体膜形成工序之后进行，对半导体膜(42)进行退火处理；以及蚀刻工序，在退火处理工序之后进行，通过对半导体膜(42)进行蚀刻，将与栅极电极(34)重叠的沟道部(37)形成在与像素电极(33)同一层。
-
公开(公告)号：CN113078167A
公开(公告)日：2021-07-06
申请号：CN202011484960.1
申请日：2020-12-16
Applicant: 夏普株式会社
IPC: H01L27/12 , H01L21/77 , G02F1/1362 , G02F1/1368
Abstract: 提供具备顶栅型的氧化物半导体TFT并且能抑制由ESD导致的源极‑栅极间的漏电的有源矩阵基板。有源矩阵基板具备多个源极总线、覆盖源极总线的下部绝缘层、形成在下部绝缘层的上方的多个栅极总线、以及与各像素区域对应配置的氧化物半导体TFT，氧化物半导体TFT具有：氧化物半导体层，其配置在下部绝缘层上；以及栅极电极，其配置在氧化物半导体层的上方，形成在与栅极总线不同的层，并且与配置在相邻的像素区域的栅极电极分离配置，栅极电极由层间绝缘层覆盖，栅极总线配置在层间绝缘层上、以及形成于层间绝缘层的栅极接触孔内，在栅极接触孔内连接到栅极电极。
-
公开(公告)号：CN112711149A
公开(公告)日：2021-04-27
申请号：CN202011137059.7
申请日：2020-10-22
Applicant: 夏普株式会社
IPC: G02F1/1333 , G02F1/1343 , G06F3/041
Abstract: 有源矩阵基板具备：多个TFT；层间绝缘层；公共电极，分离成分别作为触摸传感器电极发挥功能的多个分段；第一电介质层；多个像素电极；第二电介质层；以及多个触摸布线，各像素电极隔着第一电介质层与公共电极部分重叠，由此形成辅助电容，多个触摸传感器电极包括第一电极，多个触摸布线包括与第一电极电连接的第一布线以及与其他电极电连接的第二布线，第二布线在从基板的法线方向看时，横穿第一电极而延伸到其他电极，第二布线的一部分隔着第一电介质层和第二电介质层与第一电极重叠，由此形成触摸布线电容。
-
公开(公告)号：CN111722446A
公开(公告)日：2020-09-29
申请号：CN202010186575.2
申请日：2020-03-17
Applicant: 夏普株式会社
IPC: G02F1/1362 , G02F1/1368
Abstract: 有源矩阵基板的制造方法包含如下工序：(A)，在基板上形成遮光层及下部导电层；(B)，以覆盖遮光层及下部导电层的方式形成下部绝缘层；(C)，在下部绝缘层上形成氧化物半导体层、栅极绝缘层及栅极电极；(D)，以覆盖栅极电极及氧化物半导体层的方式形成层间绝缘层；(E)，将源极接触孔及漏极接触孔形成于层间绝缘层，并且以使下部导电层的一部分露出的方式将连接部接触孔形成于层间绝缘层及下部绝缘层；以及(F)，在层间绝缘层上形成源极电极、漏极电极及上部电极层。工序(E)包含：工序(e-1)，在层间绝缘膜上形成光致抗蚀剂膜；及工序(e-2)，使用多灰度级掩模将光致抗蚀剂膜曝光，之后进行显影，从而形成光致抗蚀剂层。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.041 seconds)
