一种应用于逐次逼近型模数转换器的数据权重平均算法

    公开(公告)号:CN106027049A

    公开(公告)日:2016-10-12

    申请号:CN201610317657.X

    申请日:2016-05-12

    CPC classification number: H03M1/0854 H03M1/1245 H03M1/145

    Abstract: 本发明公开了一种应用于逐次逼近型模数转换器的数据权重平均算法,在逐次逼近型模数转换器电路中加入伪随机数生成器,伪随机数生成器在逐次逼近型模数转换器每次量化前,产生随机pin码,pin码通过逐次逼近型控制逻辑决定每个单位电容连接,使单位电容随机组成不同权重的电容。本发明将DWA算法应用于SAR ADC结构中,使得输出信号的谐波压制到噪底,实现对输出信号噪声的一阶整形,使得SAR ADC的无散动态范围提高;当SAR ADC量化次数达到一定数量时,DWA算法能使得电容失配分摊到每一次量化中,实现电容是失配的平均化,减小电容失配对SAR ADC静态特性和动态特性的影响,提高SAR ADC的量化精度。

    一种逐次逼近型模数转换器及其开关时序

    公开(公告)号:CN105933007A

    公开(公告)日:2016-09-07

    申请号:CN201610231354.6

    申请日:2016-04-14

    CPC classification number: H03M1/38

    Abstract: 本发明涉及一种逐次逼近型模数转换器及其开关时序。该开关时序包括采样步骤和转换周期步骤。本发明采用上极板采样和单边电容同时转换方法使MSB和MSB‑1位量化的功耗为0,同时通过将MSB电容进行拆分并在激活的电容阵列上使用回打技术,使从MSB‑2开始的开关周期可以只使用三个参考电平(Vcm、Vref和Gnd)中的两个(Vcm和Vref、Vcm和Gnd)作为参考电平来切换正在使用的电容阵列,最终提出了一种高线性度,高能效SAR‑ADC开关时序。

    一种逐次逼近型模数转换器及其开关时序

    公开(公告)号:CN105933007B

    公开(公告)日:2019-01-29

    申请号:CN201610231354.6

    申请日:2016-04-14

    Abstract: 本发明涉及一种逐次逼近型模数转换器及其开关时序。该开关时序包括采样步骤和转换周期步骤。本发明采用上极板采样和单边电容同时转换方法使MSB和MSB‑1位量化的功耗为0,同时通过将MSB电容进行拆分并在激活的电容阵列上使用回打技术,使从MSB‑2开始的开关周期可以只使用三个参考电平(Vcm、Vref和Gnd)中的两个(Vcm和Vref、Vcm和Gnd)作为参考电平来切换正在使用的电容阵列,最终提出了一种高线性度,高能效SAR‑ADC开关时序。

    一种超高速动态电流积分型采样电路

    公开(公告)号:CN114567326B

    公开(公告)日:2024-12-17

    申请号:CN202210082333.8

    申请日:2022-01-24

    Abstract: 本发明提供的一种超高速动态电流积分型采样保持电路,通过放电采样电路将输入信号由电压形式转化为呈线性关系的电流形式;每一路状态控制电路根据自身输入的逻辑时序形成不同的控制状态,并在不同的控制状态下对自身连接的采样电容进行充放电,完成对所述差分模拟输入信号的超低功耗电流积分采样以及保持过程,以实现抗混叠效果。本发明的放电采样电路可以提高采样的线性度,且输入信号直接连接于输入管栅极,实现输入缓冲器功能,同时动态的实现方式,使得电路静态功耗为零,实现超低功耗采样。因此本发明节省了采样电路前端的抗混叠滤波器和输入缓冲器,电路内部无需自举开关,同时没有静态功耗,可以简化电路结构,降低整体功耗。

    基于高位码预赋值的低功耗低时延高精度模数转换器

    公开(公告)号:CN118783957A

    公开(公告)日:2024-10-15

    申请号:CN202411261698.2

    申请日:2024-09-10

    Abstract: 本发明提供了基于高位码预赋值的低功耗低时延高精度模数转换器,涉及混合信号集成电路技术领域,包括采样网络、差分DAC电容阵列、比较器、预赋值判别模块和SAR逻辑模块,预赋值判别模块用于根据N‑M位预设码值,输出逻辑电平;SAR逻辑模块用于存储预设码值并在逻辑电平为高逻辑电平时,将M位预设高位码值作为当前周期的M位高位码值,将第一目标码值作为除当前周期的M位高位码值外的码值,输出第一N位码值。将上一周期的N‑M位预设码值输出的逻辑电平,作为进行预赋值的依据,SAR逻辑模块在逻辑电平为高逻辑电平时,用上一周期的M位预设高位码值作为当前周期的M位高位码值,缩减转换时钟周期数,实现转换的低时延和高能效。

    快速眼图张开度监测方法、电路及自适应均衡器

    公开(公告)号:CN118519014A

    公开(公告)日:2024-08-20

    申请号:CN202410540247.6

    申请日:2024-04-30

    Abstract: 本发明公开了一种快速眼图张开度监测方法、电路及自适应均衡器,该电路包括数模转换器、相位插值器、两个差分动态比较器、PDF电路以及逻辑电路;数模转换器用于产生两组差分参考电压,相位插值器用于产生差分时钟,两个差分动态比较器用于基于差分时钟对待测数据进行采样并分别与两组差分参考电压进行比较,输出两个比较结果;PDF电路用于根据两个比较结果生成PDF信号;逻辑电路用于根据PDF信号,采用非均匀采样量化技术生成数模转换器和相位插值器的控制码,并在完成检测后,输出待测数据的眼宽和眼高。与传统均匀量化的EOM相比,该电路大大缩短了总的采样量化周期,加快了EOM的检测速度,更适用于高速自适应均衡。

    一种嵌入式混合架构的DAC电路
    7.
    发明公开

    公开(公告)号:CN118508969A

    公开(公告)日:2024-08-16

    申请号:CN202410385985.8

    申请日:2024-04-01

    Abstract: 本发明公开了一种嵌入式混合架构的DAC电路,包括:电阻串阵列模块、V‑I转换模块、电流镜模块、电流缩放模块、混合处理模块;电阻串阵列模块将输入的N位数字信号中高M位的数字信号DATA_MSB转换为电压信号V_MSB;还根据N位数字信号以二进制换算得到第M‑N+1位电流权值对应的电流并输出;V‑I转换模块根据参考电压VREF和电阻串阵列模块输出的电流,输出基准电流IREF;电流镜模块将基准电流IREF镜像复制并输出镜像电流;利用电流缩放模块将基准电流IREF等比缩放得到低位对应的参考电流,将低位对应的参考电流通过混合处理模块补偿到高位数字输入信号对应的电压信号中进行混合转换,并最终输出混合后的电压。本发明具有面积小、精度高、功耗低的特点。

    一种基于噪声随机码复用的高精度多级分段数模转换器

    公开(公告)号:CN117353746A

    公开(公告)日:2024-01-05

    申请号:CN202311191059.9

    申请日:2023-09-14

    Abstract: 本发明公开了一种基于噪声随机码复用的高精度多级分段数模转换器,包括:多级分段电容阵列、切换开关、DEM模块和逐次逼近寄存器;其中,预先将高h位电容拆分为m个温度计码电容,同时将上一周期受噪声影响而产生的k位等权重LSB位数字码作为DEM模块的控制信号,DEM模块根据控制信号,对生成的m个温度计码进行随机化排列,降低了失配的影响,提高了线性度,复用了噪声随机码。本设计在实现了低位重复位以降低噪声、DEM随机化解决失配问题的同时,节省了伪随机码产生器,降低了面积开销,提高了高精度多级分段数模转换器的整体性能。

    一种对电源电压不敏感的真随机数发生电路

    公开(公告)号:CN117111886A

    公开(公告)日:2023-11-24

    申请号:CN202311083901.7

    申请日:2023-08-25

    Abstract: 本发明公开了一种对电源电压不敏感的真随机数发生电路,包括:基准电流源,用于生成与电源电压无关的偏置电流;环形振荡器,连接与电源电压无关的基准电流源,用于产生可自动停止、具有随机周期数、对电源电压不敏感的输出振荡电压信号;时钟整形电路,连接环形振荡器,对振荡电压信号进行整形,输出满摆幅的振荡电压信号;随机数采集电路,连接时钟整形电路,用于从满摆幅、具有随机周期数的振荡电压信号中提取随机熵,输出随机数。对电源电压的不敏感可以有效抵抗对真随机数发生器的电源注入攻击,本发明提高了硬件安全系统的安全性。

    一种高速双通道跟踪保持电路
    10.
    发明公开

    公开(公告)号:CN117055675A

    公开(公告)日:2023-11-14

    申请号:CN202311182060.5

    申请日:2023-09-13

    Abstract: 本发明公开了一种高速双通道跟踪保持电路,涉及集成电路技术领域,解决了现有技术中采样电路的精度和线性度,与电路中存在时钟馈通和电荷注入效应的问题,该电路包括:依次串联的输入缓冲模块、跟踪保持模块、级间缓冲模块和开关模块;输入缓冲模块用于将前级电路与跟踪保持模块隔离,得到稳定输入电压;跟踪保持模块用于根据失调补偿后的失调补偿电路以及采样保持电路对输入电压进行采样,得到采样电压;级间缓冲器利用源极负反馈,得到与稳定输入电压电位相反的级间缓冲输出电压;开关模块用于对级间缓冲输出电压保持至下级电路中;实现了对电路进行失调误差校准,且消除了电路的时钟馈通效应,使电路的线性度得到提高。

Patent Agency Ranking