-
公开(公告)号：CN107077103B
公开(公告)日：2020-10-13
申请号：CN201580051534.X
申请日：2015-09-04
申请人： 赛峰电子与防务公司 , 赛峰直升机发动机公司
IPC分类号： G05B9/03
摘要： 本发明涉及一种由航空器的飞行控制系统的本地处理单元(1，2)执行的切换方法，本地处理单元被配置为控制至少一个本地致动器，连接到至少一个本地传感器上以及通过至少一个链路(3，4)连接到相对处理单元(2，1)；相对处理单元被配置为控制至少一个相对致动器，且连接到至少一个相对传感器上；本地处理单元(1，2)进一步被配置为连接到备份通信装置(13，14)上，以在所述本地处理单元(1，2)和相对处理单元(2，1)的链路(3，4)故障的情况下，实现两者之间数据的交换，备份通信装置包括：传感器或致动器阵列(13)和/或用于航空电子设备的安全机载网络(14)；所述方法包括以下步骤：向相对处理单元(2，1)发送与至少一个本地传感器有关的采集数据以及与至少一个本地致动器有关的致动器数据，从相对处理单元(2，1)接收与至少一个相对传感器有关的采集数据以及与至少一个相对致动器有关的致动器数据，接收相对健康数据项以及确定本地健康数据项，根据所接收到的相对健康数据和所确定的本地健康数据，将本地处理单元(1，2)从第一状态切换到选自主动状态(15)、被动状态(16)和从动状态(18)的第二状态。
-
-
公开(公告)号：CN107005446B
公开(公告)日：2018-11-27
申请号：CN201580047789.9
申请日：2015-09-04
申请人： 赛峰电子与防务公司 , 赛峰直升机发动机公司
摘要： 本发明涉及飞行器的飞行控制系统，该飞行控制系统包括：第一处理单元(1)，第二处理单元(2)，通信装置，该通信装置被配置成在第一处理单元(1)与第二处理单元(2)之间建立第一双通道数字链路(3)和第二双通道数字链路(4)，第二链路(4)相对于第一链路(3)冗余，第一链路(3)和第二链路(4)可以同时激活，系统还包括备用通信装置，该备用通信装置在第一链路(3)和第二链路(4)发生故障的情况下实现第一处理单元(1)与第二处理单元(2)之间的数据交换，所述备用通信装置包括传感器或致动器阵列(13)和/或用于航空电子设备(14)的安全机载网络。
-
公开(公告)号：CN107077103A
公开(公告)日：2017-08-18
申请号：CN201580051534.X
申请日：2015-09-04
申请人： 赛峰电子与防务公司 , 赛峰直升机发动机公司
IPC分类号： G05B9/03
摘要： 本发明涉及一种由航空器的飞行控制系统的本地处理单元(1，2)执行的切换方法，本地处理单元被配置为控制至少一个本地致动器，连接到至少一个本地传感器上以及通过至少一个链路(3，4)连接到相对处理单元(2，1)；相对处理单元被配置为控制至少一个相对致动器，且连接到至少一个相对传感器上；本地处理单元(1，2)进一步被配置为连接到备份通信装置(13，14)上，以在所述本地处理单元(1，2)和相对处理单元(2，1)的链路(3，4)故障的情况下，实现两者之间数据的交换，备份通信装置包括：传感器或致动器阵列(13)和/或用于航空电子设备的安全机载网络(14)；所述方法包括以下步骤：向相对处理单元(2，1)发送与至少一个本地传感器有关的采集数据以及与至少一个本地致动器有关的致动器数据，从相对处理单元(2，1)接收与至少一个相对传感器有关的采集数据以及与至少一个相对致动器有关的致动器数据，接收相对健康数据项以及确定本地健康数据项，根据所接收到的相对健康数据和所确定的本地健康数据，将本地处理单元(1，2)从第一状态切换到选自主动状态(15)、被动状态(16)和从动状态(18)的第二状态。
-
公开(公告)号：CN107005446A
公开(公告)日：2017-08-01
申请号：CN201580047789.9
申请日：2015-09-04
申请人： 赛峰电子与防务公司 , 赛峰直升机发动机公司
CPC分类号： G05B19/048 , B64D31/00 , G05B9/03 , G05B2219/24182 , G05B2219/25144 , G05B2219/25163 , G05B2219/25174 , G06F11/2007 , H04L12/40182
摘要： 本发明涉及飞行器的飞行控制系统，该飞行控制系统包括：第一处理单元(1)，第二处理单元(2)，通信装置，该通信装置被配置成在第一处理单元(1)与第二处理单元(2)之间建立第一双通道数字链路(3)和第二双通道数字链路(4)，第二链路(4)相对于第一链路(3)冗余，第一链路(3)和第二链路(4)可以同时激活，系统还包括备用通信装置，该备用通信装置在第一链路(3)和第二链路(4)发生故障的情况下实现第一处理单元(1)与第二处理单元(2)之间的数据交换，所述备用通信装置包括传感器或致动器阵列(13)和/或用于航空电子设备(14)的安全机载网络。
-
公开(公告)号：CN106536869A
公开(公告)日：2017-03-22
申请号：CN201580039884.4
申请日：2015-07-21
申请人： 赛峰电子与防务公司 , 赛峰直升机发动机公司
CPC分类号： F01D21/02 , B64D37/32 , F01D21/14 , F02C7/22 , F02C7/232 , F02C7/26 , F02C9/26 , F02C9/28 , F02C9/46 , F05D2270/021 , F05D2270/022 , F05D2270/09 , F05D2270/091 , F05D2270/092 , F05D2270/095 , F05D2270/304
摘要： 本发明涉及一种航空发动机的超速保护设备。
-
公开(公告)号：CN106796575A
公开(公告)日：2017-05-31
申请号：CN201580054653.0
申请日：2015-10-07
申请人： 赛峰电子与防务公司
IPC分类号： G06F15/173
CPC分类号： G06F13/4068 , G06F11/00 , G06F11/0736 , G06F11/0757 , G06F11/079 , G06F13/1657 , G06F13/28 , G06F15/17356
摘要： 本发明涉及一种片上系统(100)，该系统包括一组主模块和从属模块，主模块包括主处理模块(101a)和与模块(101a)相连的直接存储器访问控制器(DMA)(102a)以及至少一个辅助处理模块(101b)和与模块(101b)相连的DMA(102b)；每个主模块被配置为连接到时钟源、电源和从属模块，从属模块包括一组邻近外围设备(105a，b)、至少一个内部存储器(104a，b)和由主模块共享的一组外围设备和外部存储器(106)；主处理模块及其DMA的时钟源、电源、邻近外围设备(105a，b)和高速缓冲存储器(103a，b)专用于主处理模块且不与一组主模块的其他处理模块共享；每个主处理模块及其DMA的至少一个内部存储器(104a，b)专用于主处理模块，主处理模块(101a)始终能够访问该至少一个内部存储器(104a，b)。
-
公开(公告)号：CN106716834A
公开(公告)日：2017-05-24
申请号：CN201580049508.3
申请日：2015-09-15
申请人： 赛峰电子与防务公司
CPC分类号： H03K17/567 , B64D37/005 , H03K17/60 , H03K17/74 , H03K2217/0009
摘要： 本发明涉及一种用于电气设备(2)的控制电路(1)，所述控制电路(1)接收离散电控制信号(CMD)作为输入，所述控制电路(1)包括：电压(±V)源(11)，配置为根据负电压或正电压对电路供电；常闭开关(12)，在不存在离散电控制信号(CMD)时闭合，并配置为根据电控制信号(CMD)使所述电气设备与所述电压源隔离，所述开关被连接在所述电压源与所述电气设备(2)之间，所述开关(12)对用于单一电压方向的离散电控制信号(CMD)敏感。
-
公开(公告)号：CN106716834B
公开(公告)日：2018-07-10
申请号：CN201580049508.3
申请日：2015-09-15
申请人： 赛峰电子与防务公司
CPC分类号： H03K17/567 , B64D37/005 , H03K17/60 , H03K17/74 , H03K2217/0009
摘要： 本发明涉及一种用于电气设备(2)的控制电路(1)，所述控制电路(1)接收离散电控制信号(CMD)作为输入，所述控制电路(1)包括：电压(±V)源(11)，配置为根据负电压或正电压对电路供电；常闭开关(12)，在不存在离散电控制信号(CMD)时闭合，并配置为根据电控制信号(CMD)使所述电气设备与所述电压源隔离，所述开关被连接在所述电压源与所述电气设备(2)之间，所述开关(12)对用于单一电压方向的离散电控制信号(CMD)敏感。
-
公开(公告)号：CN106796575B
公开(公告)日：2018-06-26
申请号：CN201580054653.0
申请日：2015-10-07
申请人： 赛峰电子与防务公司
IPC分类号： G06F15/173
CPC分类号： G06F13/4068 , G06F11/00 , G06F11/0736 , G06F11/0757 , G06F11/079 , G06F13/1657 , G06F13/28 , G06F15/17356
摘要： 本发明涉及一种片上系统(100)，该系统包括一组主模块和从属模块，主模块包括主处理模块(101a)和与模块(101a)相连的直接存储器访问控制器(DMA)(102a)以及至少一个辅助处理模块(101b)和与模块(101b)相连的DMA(102b)；每个主模块被配置为连接到时钟源、电源和从属模块，从属模块包括一组邻近外围设备(105a，b)、至少一个内部存储器(104a，b)和由主模块共享的一组外围设备和外部存储器(106)；主处理模块及其DMA的时钟源、电源、邻近外围设备(105a，b)和高速缓冲存储器(103a，b)专用于主处理模块且不与一组主模块的其他处理模块共享；每个主处理模块及其DMA的至少一个内部存储器(104a，b)专用于主处理模块，主处理模块(101a)始终能够访问该至少一个内部存储器(104a，b)。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.046 秒)
