一种基于恰可察觉失真的HEVC感知码率控制方法

    公开(公告)号:CN111757112B

    公开(公告)日:2023-04-25

    申请号:CN202010590673.2

    申请日:2020-06-24

    申请人: 重庆大学

    摘要: 本发明公开了一种基于恰可察觉失真的HEVC感知码率控制方法,包括:像素的帧级码率控制、CTU级码率分配和JND模型更新参数,首先为像素相应的编码单元确定JND因子,用作CTU级码率分配的权重,然后根据JND因子确定最优拉格朗日因子最后更新模型参数。本发明首先使用平均像素级JND权重的近似值作为编码单元的JND因子,用作码率分配的权重。其次,基于JND因子进行率失真(R‑D)建模。最后,将所提出的R‑D模型集成到现有的HEVC码率控制框架中以提高编码效率,显着地提高主观编码质量和码率准确性。

    一种基于恰可察觉失真的HEVC感知码率控制方法

    公开(公告)号:CN111757112A

    公开(公告)日:2020-10-09

    申请号:CN202010590673.2

    申请日:2020-06-24

    申请人: 重庆大学

    摘要: 本发明公开了一种基于恰可察觉失真的HEVC感知码率控制方法,包括:像素的帧级码率控制、CTU级码率分配和JND模型更新参数,首先为像素相应的编码单元确定JND因子,用作CTU级码率分配的权重,然后根据JND因子确定最优拉格朗日因子 最后更新模型参数。本发明首先使用平均像素级JND权重的近似值作为编码单元的JND因子,用作码率分配的权重。其次,基于JND因子进行率失真(R-D)建模。最后,将所提出的R-D模型集成到现有的HEVC码率控制框架中以提高编码效率,显着地提高主观编码质量和码率准确性。