印刷配线板的制造方法
    1.
    发明授权

    公开(公告)号:CN112205088B

    公开(公告)日:2024-08-13

    申请号:CN201980036890.2

    申请日:2019-05-30

    Abstract: 本发明提供一种绝缘性基材上具有电路图案的印刷配线板的制造方法,其特征在于,具有:在绝缘性基材(A)上形成0.01~0.5g/m2范围的银粒子层(M1)的工序1,在前述银粒子层(M1)上形成电路形成部的抗蚀剂被去除了的图案抗蚀剂的工序2,通过镀覆法形成导体电路层(M2)的工序3,将图案抗蚀剂剥离、用蚀刻液将非电路形成部的银粒子层(M1)去除的工序4。该制造方法无需利用铬酸、高锰酸进行表面粗化,无需利用碱形成表面改性层等,且不使用真空装置就能够获得印刷配线板,得到的印刷配线板中,基材与导体电路具有高密合性,底切少,作为电路配线具有良好的矩形截面形状。

    印刷配线板的制造方法
    2.
    发明授权

    公开(公告)号:CN112237053B

    公开(公告)日:2024-06-28

    申请号:CN201980037025.X

    申请日:2019-05-30

    Abstract: 本发明提供一种绝缘性基材上具有电路图案的印刷配线板的制造方法,其特征在于,具有:在绝缘性基材(A)上形成含有银粒子的导电性金属层(M1)的工序1,在前述导电性金属层(M1)上形成电路形成部的抗蚀剂被去除了的图案抗蚀剂的工序2,通过电镀形成导体电路层(M2)的工序3,将图案抗蚀剂剥离、用蚀刻液将非电路形成部的导电性金属层(M1)选择性去除的工序4。该制造方法无需利用铬酸、高锰酸进行表面粗化,无需利用碱形成表面改性层等,且不使用真空装置就能够获得印刷配线板,得到的印刷配线板中,基材与导体电路具有高密合性,底切少,作为电路配线具有良好的矩形截面形状。

    半加成法用层叠体及使用其的印刷配线板

    公开(公告)号:CN116508400A

    公开(公告)日:2023-07-28

    申请号:CN202180074841.5

    申请日:2021-10-21

    Abstract: 本发明提供两面连接用平面状半加成法用层叠体及使用其的印刷配线板,该两面连接用平面状半加成法用层叠体无需利用铬酸、高锰酸的表面粗糙化,无需利用碱形成表面改性层等,不使用真空装置,即可形成具有基材与导体电路的高密合性、底切少、设计再现性佳、且作为电路配线具有良好的矩形截面形状的配线。发现通过使用在绝缘性基材(A)的两表面上具有导电性银粒子层(M1),进一步具有连接基材两面的贯通孔,且贯通孔的表面通过银层而确保了导电性的层叠体,能够形成具有基材与导体电路的高密合性、底切少、设计再现性佳、且作为电路配线具有良好的矩形截面形状的经两面连接的印刷配线板,从而完成了本发明。

    银用蚀刻液和使用其的印刷配线板的制造方法

    公开(公告)号:CN113260736A

    公开(公告)日:2021-08-13

    申请号:CN202080008022.6

    申请日:2020-02-18

    Abstract: 本发明提供一种作为含有羧酸、过氧化氢和醇的水溶液的银用蚀刻液。另外,提供一种印刷配线板的制造方法,包括:在绝缘性基材(A)上形成银层(M1)作为镀敷基底层后,将不再需要的前述银层(M1)用上述银用蚀刻液去除的工序。通过使用该银用蚀刻液,从而在镀敷基底层中使用银的印刷配线板的制造中,能够将不需要的镀敷基底层高效地去除,可获得在印刷配线板的配线部中侧向蚀刻、底切少的印刷配线板。

    电磁波屏蔽膜、屏蔽印制线路板及电子设备

    公开(公告)号:CN110199584B

    公开(公告)日:2021-03-16

    申请号:CN201880009044.7

    申请日:2018-02-07

    Abstract: 本发明目的在于提供一种制造屏蔽印制线路板时屏蔽层与导电性胶粘剂层之间的层间附着性不易被破坏、有着充分高的电磁波屏蔽特性的电磁波屏蔽膜。本发明的电磁波屏蔽膜包含:导电性胶粘剂层、层压于所述导电性胶粘剂层之上的屏蔽层、层压于所述屏蔽层之上的绝缘层,其特征在于:所述屏蔽层中形成多个开口部,下述层间剥离评估中不鼓胀开,用KEC法测定的所述电磁波屏蔽膜的在200MHz的电磁波屏蔽特性为85dB以上。层间剥离评估:电磁波屏蔽膜通过热压粘贴在印制线路板上,将得到的屏蔽印制线路板加热至265℃,随后冷却至室温,将此加热及冷却总共进行五次之后,目视观察所述电磁波屏蔽膜是否鼓胀开。

Patent Agency Ranking