公开(公告)号：CN115692411A

公开(公告)日：2023-02-03

申请号：CN202211257095.6

申请日：2022-10-14

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 沈玲燕 ,  程新红 ,  郑理 ,  俞文杰

IPC分类号： H01L27/085 ,  H01L21/8232 ,  H01L29/778 ,  H01L29/78

摘要： 本发明涉及一种堆叠式增强型GaN HEMT器件及其制备方法，所述器件采用背栅SOILDMOS与D‑mode GaN HEMT形成堆叠式Cascode结构，实现增强型。本发明的阈值电压由背栅SOILDMOS决定，可以通过调节硅离子注入和BOX层厚度实现增强型，同时相比于传统系统级封装(SystemInaPackage，SIP)的cascade增强型GaN器件，本发明提出的堆叠式结构实现了SOC(SystemOnaChip)，减小了寄生参数，节约了芯片面积，降低了器件成本，更有利于器件的高频、小型化应用。

公开(公告)号：CN115485827A

公开(公告)日：2022-12-16

申请号：CN202180025147.4

申请日：2021-04-23

申请人： 玛科姆技术方案控股有限公司

发明人： 沙米特·桑恩 ,  约翰·史提芬·阿瑟顿 ,  韦恩·麦克·斯特鲁布尔 ,  杰森·马修·巴雷特 ,  尼桑特·R·亚木加拉

IPC分类号： H01L21/8234 ,  H01L23/48 ,  H01L23/528 ,  H01L27/02 ,  H01L27/085 ,  H01L29/417 ,  H03F1/02 ,  H01L21/8252 ,  H01L27/06 ,  H01L29/20

摘要： 描述了集成半导体装置。在一示例中，集成装置包括形成在基板上的第一晶体管和第二晶体管，其中这些晶体管共享端子金属特征(220)以减小所述集成装置的尺寸。所述端子金属特征可包括共享的源电极金属化部，例如，尽管可以共享其它的电极金属化部。在其它方面，第一晶体管的栅极的第一宽度可以大于第二晶体管的栅极的第二宽度，并且该共享的金属化部可以从第一宽度到第二宽度逐渐变窄。所述集成装置还可包括所述基板的背侧上的金属接地平面，并且所述端子金属特征还可包括用于所述共享的源电极金属化部的源内通孔。所述源极内通孔可以将所述共享的源电极金属化部电耦合到所述金属接地平面。

公开(公告)号：CN115332314A

公开(公告)日：2022-11-11

申请号：CN202211022268.6

申请日：2020-10-20

申请人： 英诺赛科(苏州)科技有限公司

发明人： 杜卫星 ,  游政昇

IPC分类号： H01L29/06 ,  H01L23/538 ,  H01L27/085

摘要： 半导体器件包括衬底、第一氮化镓型高电子迁移率晶体管、第二氮化镓型高电子迁移率晶体管、第一内连接器、第二内连接器。衬底包括第一型掺杂半导体区域以及第二型掺杂半导体区域。第一氮化镓型高电子迁移率晶体管覆盖第一型掺杂半导体区域和第二型掺杂半导体区域上的第一区域。第二氮化镓型高电子迁移率晶体管覆盖第一型掺杂半导体区域和第二型掺杂半导体区域上的第二区域。第一区域和第二区域为互相分隔开的。第一内连接器连接第一区域，且第一内连接器的宽度大于第一氮化镓型高电子迁移率晶体管的源极‑漏极间距。第二内连接器连接第二区域，且第二内连接器的宽度大于第二氮化镓型高电子迁移率晶体管的源极‑漏极间距。

公开(公告)号：CN115332153A

公开(公告)日：2022-11-11

申请号：CN202210954362.9

申请日：2017-12-29

申请人： 联华电子股份有限公司

发明人： 马瑞吉 ,  林家辉 ,  杨国裕

IPC分类号： H01L21/762 ,  H01L27/085

摘要： 本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法为，首先形成一第一凹槽以及一第二凹槽于一基底内，然后形成一衬垫层于第一凹槽以及第二凹槽内，形成一第一图案化掩模于该基底上并覆盖第二凹槽，去除第一凹槽内的衬垫层，去除第一图案化掩模，之后再形成一绝缘层于第一凹槽以及第二凹槽内以形成一陷捕隔离结构于第一凹槽内以及一深沟槽隔离结构于第二凹槽内。

公开(公告)号：CN108172544B

公开(公告)日：2022-10-21

申请号：CN201710985635.5

申请日：2017-10-20

申请人： 台湾积体电路制造股份有限公司

发明人： 史蒂芬·M·宣克 ,  安东尼·K·史塔佩尔 ,  约翰·J·艾利斯蒙纳翰

IPC分类号： H01L21/762 ,  H01L29/06 ,  H01L27/085

摘要： 本发明涉及具有深沟槽隔离结构的主动及被动组件，其关于半导体结构，并且更尤指具有深沟槽隔离结构的主动及被动射频(RF)组件、以及制造方法。该结构包括具有深沟槽隔离结构的主体高电阻率芯片，该深沟槽隔离结构具有比该主体高电阻率芯片上所形成的装置间的最坏情况偏压差下的最大空乏深度更深的深度。

公开(公告)号：CN115206964A

公开(公告)日：2022-10-18

申请号：CN202210355110.4

申请日：2022-04-06

申请人： 埃克斯甘公司

发明人： M·诺恩盖拉德 ,  T·欧埃克斯

IPC分类号： H01L27/085 ,  H01L29/778

摘要： 本公开涉及一种电子组件，该电子组件沿着堆叠方向从下表面延伸到通过边缘表面耦合的上表面，该组件包括沿着堆叠方向堆叠的至少两个基本模块，每个基本模块沿着堆叠方向从背侧到正侧包括分别称为背面晶体管和正面晶体管的两个高电子迁移率晶体管，这两个高电子迁移率晶体管由绝缘层分开并且共同具有源极电极、漏极电极和栅极电极，正面晶体管和背面晶体管的组件并联电连接，电子组件包括布置在每个基本模块正侧上的接触层，该接触层从所考虑的基本模块的正侧电接触所考虑的基本模块的栅极电极，每个接触层包括出现在边缘表面上的电接触点。

公开(公告)号：CN114843267A

公开(公告)日：2022-08-02

申请号：CN202210643717.2

申请日：2022-06-08

申请人： 东南大学 ,  东南大学—无锡集成电路技术研究所

发明人： 张龙 ,  马杰 ,  刘培港 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC分类号： H01L27/085 ,  H01L27/092 ,  H01L29/778

摘要： 一种增强型N沟道和P沟道GaN器件集成结构，包括衬底，在衬底上依次设铝氮成核层、铝氮镓缓冲层、氮化镓沟道层和铝镓氮势垒层，铝镓氮势垒层和氮化镓沟道层被隔离层分割；隔离层一侧设有P沟道器件，包括第一P型氮化镓层，在第一P型氮化镓层上依次设第一氮化镓隔离层和第一P+型氮化镓层，在第一P+型氮化镓层上设第一源、栅极和第一漏极，第一栅极陷入第一P+型氮化镓层，其间设有栅极介质层；在隔离层的另一侧设有N沟道器件，包括第二源极、第二P型氮化镓层和第二漏极，第二源、漏极分别位于第二P型氮化镓层的两侧，在第二P型氮化镓层上方依次设有第二氮化镓隔离层、第二P+型氮化镓层和第二栅极。

公开(公告)号：CN114649262A

公开(公告)日：2022-06-21

申请号：CN202111429774.2

申请日：2021-11-29

申请人： 三星电子株式会社

发明人： 朴寅源 ,  金辅淳 ,  朴钟淳

IPC分类号： H01L21/8234 ,  H01L27/085

摘要： 一种半导体器件包括：基板，包括在第一区域和第二区域之间的边界区域；在第一区域上的第一有源图案；在第二区域上的第二有源图案；以及在边界区域上且在第一有源图案和第二有源图案之间的隔离绝缘图案。第一有源图案中的至少一个的宽度不同于第一有源图案中的另一个的宽度。第二有源图案的宽度可以彼此相等。隔离绝缘图案的底表面包括与对应的第一有源图案相邻的第一底表面、与对应的第二有源图案相邻的第二底表面以及在第一底表面和第二底表面之间的第三底表面。第三底表面相对于基板的底表面位于与第一底表面和第二底表面的高度不同的高度。

公开(公告)号：CN114597173A

公开(公告)日：2022-06-07

申请号：CN202210214915.7

申请日：2021-05-11

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 曹凯 ,  张建平 ,  张雷 ,  姚卫刚 ,  周春华

IPC分类号： H01L21/8234 ,  H01L27/085 ,  H01L29/778

摘要： 一种集成半导体器件包含衬底、多个半导体电路层、绝缘材料以及互连层。这些半导体电路层配置在衬底上方。绝缘材料配置在半导体电路层上。互连层嵌入在绝缘材料中且电连接到半导体电路层中的一或多个。半导体电路层包含多个器件部分和一或多个隔离部分。隔离部分配置在器件部分之间，且隔离部分在相邻器件部分之间提供电隔离。互连层具有嵌入在器件部分上的绝缘材料中的多个电路。绝缘材料具有从器件部分上的电路的顶部表面升高的一或多个隔离结构。半导体电路层中的一些形成至少一个异质结。

公开(公告)号：CN109004026B

公开(公告)日：2022-05-10

申请号：CN201710418418.8

申请日：2017-06-06

申请人： 黄知澍

发明人： 黄知澍

IPC分类号： H01L29/778 ,  H01L29/205 ,  H01L27/085 ,  H01L27/06 ,  H01L21/335 ,  H01L21/265 ,  H01L21/8232 ,  H01L21/822

摘要： 本发明是关于一种III族/氮化物磊晶结构及其主动元件与其制作方法。包含有一基底；一位于基底上的氮化镓高阻值层；一位于氮化镓高阻值层上的氮化镓铝缓冲层；一位于氮化镓铝缓冲层上的氮化镓通道层；一位于氮化镓通道层上的氮化镓铝阻障层；一位于氮化镓铝阻障层内的氟离子结构；以及一位于氟离子结构上的第一闸极绝缘介电层。氮化镓铝缓冲层是阻挡缓冲层缺陷的电子进入通道层进而降低电流崩塌效应的问题；藉由上述结构制作出氮化镓加强型氮化镓铝/氮化镓高速电子迁移率晶体管、混合型萧特基位障二极管或混合型元件加强型氮化镓铝/氮化镓高速电子迁移率晶体管。