利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

147 条记录 (耗时 0.054 秒)

    用于具有多个总线的PCIE电桥的中断处理系统及方法
    113.
    发明授权
    用于具有多个总线的PCIE电桥的中断处理系统及方法 有权 转让

    公开(公告)号：CN103959267B

    公开(公告)日：2016-10-26

    申请号：CN201280058637.5

    申请日：2012-11-30

    申请人： 马维尔国际贸易有限公司

    发明人： X·宁 ,  S·多林 ,  M·阿尔特霍夫

    IPC分类号： G06F13/24 ,  G06F13/40

    CPC分类号： G06F13/24 ,  G06F13/4027 ,  G06F13/4059 ,  G06F2213/0026

    摘要： 一种电桥，包括总线、存储器、部件模块、接口和中断模块。该部件模块经由存储器和总线在主机控制模块与网络设备之间传送数据。该接口连接在存储器与网络设备之间并且经由总线中的一个总线向存储器传输状态信息。该状态信息指示网络设备与主机控制模块之间的上一数据传送的完成。中断模块在状态信息被传输至存储器之后检测由网络设备生成的第一中断，并且经由存储器和总线中的一个总线向部件模块传输中断消息。接着，部件模块生成由主机控制模块可检测的第二中断。该第二中断指示网络设备与主机控制模块之间的数据传送的完成。

    转换装置、外围装置以及可编程控制器
    114.
    发明授权
    转换装置、外围装置以及可编程控制器 有权

    公开(公告)号：CN103430454B

    公开(公告)日：2016-10-12

    申请号：CN201280002010.8

    申请日：2012-03-28

    申请人： 三菱电机株式会社

    发明人： 梅野健太郎 ,  浮穴智

    IPC分类号： H03M1/66

    CPC分类号： G06F13/10 ,  G06F13/4059 ,  Y02P90/265

    摘要： 为了能够尽可能高速地输出波形并能够调试输出的波形，D/A转换装置（100）具有：波形数据列存储区域（142），其存储由多个数字值构成的波形数据列；波形输出控制数据存储区域（144），在其中写入动作模式指定数据及更新请求数据；数字值输出部（133），其在动作模式指定数据指定的是自动控制模式的情况下，一边每隔预先设定的输出周期对波形数据列存储区域（142）内的读取对象的地址依次进行更新，一边将数字值依次读取并输出，在动作模式指定数据指定的是步进执行模式或输出地址变更模式的情况下，一边在写入了更新请求数据的定时对读取对象的地址进行更新，一边将数字值读取并输出；D/A转换部（120），其将数字值输出部（133）所输出的数字值转换为模拟值。

    可编程延迟单元、其方法以及控制器
    115.
    发明授权
    可编程延迟单元、其方法以及控制器 有权

    公开(公告)号：CN102880582B

    公开(公告)日：2016-04-27

    申请号：CN201210310608.5

    申请日：2004-10-14

    申请人： 英特尔公司

    发明人： 韦卡·库尔兹 ,  泽里格·韦纳

    IPC分类号： G06F13/40

    CPC分类号： G06F13/4059

    摘要： 公开一种自适应输入/输出缓冲器及其使用方法。在其输入/输出通道中具有可编程延迟单元的控制器还可以包括储存数值的分别的寄存器，所述数值控制由分别的延迟单元引入的时间延迟。通过测试在控制器和耦合到通道的一个或更多个器件之间的信号的定时可以确定被编程到寄存器的值。测试可以包括使用来自一组顺序的测试值中的测试值来设置寄存器，在从控制器到一个或更多个器件的信号上驱动特定模式，并且核查所述模式的部分是否被所述一个或更多个器件准确地接收。调整信号的定时可以涉及相对于建立和维持时间限制来进行所述信号的定中心。

    自适应输入/输出缓冲器及其使用方法
    116.
    发明公开
    自适应输入/输出缓冲器及其使用方法 有权

    公开(公告)号：CN104978297A

    公开(公告)日：2015-10-14

    申请号：CN201510305117.5

    申请日：2004-10-14

    申请人： 英特尔公司

    发明人： 韦卡·库尔兹 ,  泽里格·韦纳

    IPC分类号： G06F13/40

    CPC分类号： G06F13/4059

    摘要： 公开一种自适应输入/输出缓冲器及其使用方法。在其输入/输出通道中具有可编程延迟单元的控制器还可以包括储存数值的分别的寄存器，所述数值控制由分别的延迟单元引入的时间延迟。通过测试在控制器和耦合到通道的一个或更多个器件之间的信号的定时可以确定被编程到寄存器的值。测试可以包括使用来自一组顺序的测试值中的测试值来设置寄存器，在从控制器到一个或更多个器件的信号上驱动特定模式，并且核查所述模式的部分是否被所述一个或更多个器件准确地接收。调整信号的定时可以涉及相对于建立和维持时间限制来进行所述信号的定中心。

    数据传输系统及其操作方法
    118.
    发明公开
    数据传输系统及其操作方法 无效

    公开(公告)号：CN104572542A

    公开(公告)日：2015-04-29

    申请号：CN201310471071.5

    申请日：2013-10-10

    申请人： 英业达科技有限公司 ,  英业达股份有限公司

    发明人： 陈嘉祥

    IPC分类号： G06F13/40

    CPC分类号： G06F13/4059

    摘要： 一种数据传输系统及其操作方法在此揭露。操作方法包括：通过第一装置，提供一闩锁信号至第二装置；在一第一操作状态下，通过第一装置，提供一传输停止信号至第二装置；通过第二装置，根据闩锁信号撷取传输停止信号；在撷取到传输停止信号后，通过第二装置，进行第二装置的传输停止程序；在第二装置的传输停止程序完成后，通过第二装置，回传停止完成信号至第一装置；在接收到停止完成信号后，通过第一装置，停止与第二装置进行数据传输。

    SRAM握手
    119.
    发明公开
    SRAM握手 无效

    公开(公告)号：CN103678189A

    公开(公告)日：2014-03-26

    申请号：CN201310357703.5

    申请日：2013-08-16

    申请人： NXP股份有限公司

    发明人： 弗朗西斯科·加洛 ,  保罗·贝克 ,  贾恩卡洛·库特里格内力

    IPC分类号： G06F13/16 ,  G06K19/077

    CPC分类号： G06F13/4059 ,  G06F3/0601 ,  G06F3/061 ,  G06F3/064

    摘要： 本发明涉及一种集成电路，该集成电路包括：RF接口；能够连接到主机的有线接口；具有第一个块和最后一个块的易失性存储器，第一个块和最后一个块被配置为存储在RF接口和有线接口之间传输的数据；存储器控制器，被配置为检测易失性存储器的最后一个块何时被写入数据，并且指示易失性存储器已经准备就绪供读取。本发明还涉及一种由标签执行的用于在第一接口和第二接口之间传输数据的方法，该方法包括：确定将要在第一接口接收数据；阻断第二接口；将数据从第一接口写入到易失性存储器；检测到易失性存储器的最后一个块已经被写入数据；开通第二接口；指示数据可用于在第二接口上读取；阻断第一接口；将数据从易失性存储器读取到第二接口。