-
公开(公告)号：CN103853681B
公开(公告)日：2017-05-10
申请号：CN201310003475.1
申请日：2013-01-06
申请人： 联咏科技股份有限公司
发明人： 林亮廷
IPC分类号： G06F13/38
CPC分类号： G06F13/4059 , G06F2213/0042
摘要： 本发明公开了一种超高速通用串行总线集线器，连接于一主机与多个元件之间，包括：一上传正面端口，连接至该主机；多个元件端口连接至所述多个元件；一交易分配单元，接收该主机输出的多个封包；一下传缓冲器，暂存所述多个下传封包；一集线器封包分析单元，接收该集线器指令封包；流量控制单元，根据选择目标以及控制模式，来管理该下传缓冲器中所述多个下传封包中即将传递至该选择目标的下传封包；以及一传送单元，接收该流量控制单元所输出的所述多个下传封包传递至对应的所述多个元件端口。
-
公开(公告)号：CN103324113B
公开(公告)日：2017-05-10
申请号：CN201310095192.4
申请日：2013-03-22
申请人： 西门子公司
IPC分类号： G05B19/042
CPC分类号： G06F13/4059 , G06F13/4036
摘要： 本发明涉及一种用于在第一总线系统（11a）和第二总线系统（12a）之间进行数据交换的接口装置（1），其中，在第二总线系统（12a）上能连接输入/输出装置（100），并且在输入/输出装置（100）内插槽（101），和用于输出或接收输入数据/输出数据的子插槽（111）是可寻址的，以便考虑到在总线系统之间的一致的数据来优化数据交换，数据传输装置（20）借助于控制装置（30）和列表存储装置（40）与传输存储器（21，22）连接，用于对输入/输出装置（100）的数据进行寻址的数据结构存储在列表存储装置中，其中，为多个子插槽（111）以第一总线系统（11a）的电报的电报格式预定并控制数据结构。
-
公开(公告)号：CN103530268B
公开(公告)日：2017-01-11
申请号：CN201310520483.3
申请日：2011-03-31
申请人： 威盛电子股份有限公司
CPC分类号： G06F13/385 , G06F13/4059
摘要： 一种通用串行总线USB传输转译器，耦接于一主机与一装置之间，其包含：一控制器，用以将数据交替存储于至少二缓冲存储器；及一帧起始SOF计数器，用以计数所发送帧起始SOF分组的数目，其中该帧起始SOF计数器的计数值和一预设值作比较，当达到该预设值时，该控制器将该帧起始SOF分组发送时间予以重置，使得该帧起始SOF分组的发送时间同于该主机所发送的同步时间标记分组ITP的发送时间，其中当该主机发送该同步时间标记分组ITP时，该控制器据以将该帧起始SOF分组的发送时间予以延迟一段时间。
-
公开(公告)号：CN104102761A
公开(公告)日：2014-10-15
申请号：CN201410143989.1
申请日：2014-04-11
申请人： 国际商业机器公司
IPC分类号： G06F17/50
CPC分类号： G06F12/121 , G06F12/0831 , G06F12/123 , G06F13/4059 , G06F2213/0038
摘要： 本申请涉及数据处理系统中数据处理的方法和集成电路。统一请求队列包括用于为多种类型的请求服务的多个条目。统一请求队列条目中的每一个条目一般都可分配给多种请求类型中任意一种类型的请求。在统一请求队列中为多种类型请求中的第一种请求类型预留多个条目。基于由于统一请求队列中的条目分配给其它请求而被统一请求队列拒绝的第一种请求类型的请求数量，动态改变为第一种请求类型预留的条目数量。
-
公开(公告)号：CN103959267A
公开(公告)日：2014-07-30
申请号：CN201280058637.5
申请日：2012-11-30
申请人： 马维尔国际贸易有限公司
CPC分类号： G06F13/24 , G06F13/4027 , G06F13/4059 , G06F2213/0026
摘要： 一种电桥，包括总线、存储器、部件模块、接口和中断模块。该部件模块经由存储器和总线在主机控制模块与网络设备之间传送数据。该接口连接在存储器与网络设备之间并且经由总线中的一个总线向存储器传输状态信息。该状态信息指示网络设备与主机控制模块之间的上一数据传送的完成。中断模块在状态信息被传输至存储器之后检测由网络设备生成的第一中断，并且经由存储器和总线中的一个总线向部件模块传输中断消息。接着，部件模块生成由主机控制模块可检测的第二中断。该第二中断指示网络设备与主机控制模块之间的数据传送的完成。
-
公开(公告)号：CN101814060B
公开(公告)日：2014-03-05
申请号：CN200910253073.0
申请日：2009-09-25
申请人： 英特尔公司
IPC分类号： G06F15/163
CPC分类号： G06F13/4221 , G06F11/0709 , G06F11/0757 , G06F11/2038 , G06F11/2043 , G06F13/24 , G06F13/4059
摘要： 一种具有背靠背非透明桥和代理分组生成机构的双主机系统及方法。该代理分组生成机构使主机能够向彼此发送中断生成分组。
-
公开(公告)号：CN102301364B
公开(公告)日：2013-01-02
申请号：CN201180000979.7
申请日：2011-06-27
申请人： 华为技术有限公司
IPC分类号： G06F15/163
CPC分类号： G06F13/40 , G06F13/4059 , G06F13/4265 , G06F13/4282 , G06F15/17 , G06F2213/0038 , G06F2213/3852
摘要： 本发明提供一种CPU互联装置，包括：QPI接口模块，与CPU的QPI接口连接，用于将CPU发送的串行QPI数据转换成并行QPI数据；SerDes接口模块，分别与QPI接口模块和另一个SerDes接口模块连接，用于接收QPI接口模块输出的并行QPI数据，并将QPI接口模块输出的并行QPI数据转换成高速串行SerDes数据后发送给另一个SerDes接口模块；另一个SerDes接口模块位于另一个CPU互联装置上；SerDes接口模块，还用于接收另一个SerDes接口模块发送的高速串行SerDes数据，并将接收到的高速串行SerDes数据转换成并行QPI数据；QPI接口模块，还用于将SerDes接口模块输出的并行QPI数据转换成串行QPI数据发送给CPU。
-
公开(公告)号：CN101222428B
公开(公告)日：2012-05-09
申请号：CN200810003108.0
申请日：2008-01-10
申请人： 国际商业机器公司
CPC分类号： G06F3/067 , G06F3/0611 , G06F3/0659 , G06F3/0689 , G06F13/4059
摘要： 在InfiniBand硬件适配器中提供的发送队列从连接的计算机系统接收单个传输，该传输包括工作请求信息、地址矢量和消息数据。该信息足以让适配器生成包报头信息并且发送被请求的消息，从而提供低等待时间的发送机制。该系统在表中存储完成信息，每个专用于各发送队列中的一个。
-
公开(公告)号：CN101213534B
公开(公告)日：2012-02-15
申请号：CN200680024372.1
申请日：2006-05-08
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔 , 维克托·罗伯茨·奥格斯堡 , 詹姆斯·诺里斯·迪芬德尔费尔 , 杰弗里·托德·布里奇斯 , 罗伯特·道格拉斯·克兰西 , 托马斯·安德鲁·萨托里乌斯
IPC分类号： G06F13/38
CPC分类号： G06F13/4059 , G06F5/06 , G06F2205/126
摘要： 将来自以第一数据速率操作的源域(311)的数据传送到以不同数据速率操作的另一域(313)中的FIFO(319)。所述FIFO(319)在将数据传送到数据宿之前缓冲数据以便进一步处理或存储。源侧计数器(325)跟踪所述FIFO中的可用空间。在所揭示实例中，初始计数器值对应于FIFO深度。所述计数器(325)响应于来自所述源域(311)的数据就绪信号而无延迟地递减。所述计数器(325)响应于来自所述数据宿域(313)的从所述FIFO(319)读出数据的信令而递增。因此，递增经受域之间的信令延时。所述源(315)可在所述计数器(325)指示所述FIFO(319)满时发送又一个数据拍。从所述源连续发送最后的数据拍，直到指示FIFO位置变为可用为止，从而有效地提供一个或一个以上FIFO位置。
-
公开(公告)号：CN102301364A
公开(公告)日：2011-12-28
申请号：CN201180000979.7
申请日：2011-06-27
申请人： 华为技术有限公司
IPC分类号： G06F15/163
CPC分类号： G06F13/40 , G06F13/4059 , G06F13/4265 , G06F13/4282 , G06F15/17 , G06F2213/0038 , G06F2213/3852
摘要： 本发明提供一种CPU互联装置，包括：QPI接口模块，与CPU的QPI接口连接，用于将CPU发送的串行QPI数据转换成并行QPI数据；SerDes接口模块，分别与QPI接口模块和另一个SerDes接口模块连接，用于接收QPI接口模块输出的并行QPI数据，并将QPI接口模块输出的并行QPI数据转换成高速串行SerDes数据后发送给另一个SerDes接口模块；另一个SerDes接口模块位于另一个CPU互联装置上；SerDes接口模块，还用于接收另一个SerDes接口模块发送的高速串行SerDes数据，并将接收到的高速串行SerDes数据转换成并行QPI数据；QPI接口模块，还用于将SerDes接口模块输出的并行QPI数据转换成串行QPI数据发送给CPU。
-
-
-
-
-
-
-
-
-
搜索结果
147 条记录 (耗时 0.017 秒)
