-
公开(公告)号：CN106796561B
公开(公告)日：2018-08-28
申请号：CN201580047332.8
申请日：2015-08-31
申请人： 高通股份有限公司
发明人： 兰德尔·约翰·帕斯卡雷拉 , 贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑 , 常·广·张 , 古鲁尚卡·拉贾玛尼 , 约瑟夫·杰拉尔德·麦克唐纳 , 托马斯·菲利普·施派尔
CPC分类号： G06F13/4013 , G06F13/1621 , G06F13/4027 , G06F13/4059 , G06F13/4221
摘要： 本发明揭示将强有序写入事务桥接到弱有序域中的装置、和相关设备、方法和计算机可读媒体。在一个方面中，主机桥接器装置经配置以从一或多个强有序产生者装置接收强有序写入事务。所述主机桥接器装置将所述强有序写入事务发布到弱有序域内的一或多个消费者装置。所述主机桥接器装置检测并非由所述一或多个消费者装置中的第一消费者装置接受的第一写入事务。对于在所述第一写入事务之后发布且由相应消费者装置接受的一或多个写入事务中的每一者，所述主机桥接器装置将取消消息发送到所述相应消费者装置。所述主机桥接器装置重放所述第一写入事务和在所述第一写入事务之后发布的所述一或多个写入事务。
-
公开(公告)号：CN105335323A
公开(公告)日：2016-02-17
申请号：CN201510846816.0
申请日：2015-11-26
申请人： 浙江宇视科技有限公司
IPC分类号： G06F13/40
CPC分类号： G06F13/4072 , G06F13/4013 , G06F13/4018
摘要： 本发明提供一种数据突发的缓存装置和方法，该装置包括：FIFO虚拟单元，用于在RAM中虚拟出多个虚拟FIFO；基地址映射单元，用于在接收到数据突发时，确定所述数据突发对应的PCIE总线，并从所述多个虚拟FIFO中确定所述PCIE总线对应的虚拟FIFO，将所述数据突发缓存到所述虚拟FIFO，以使所述虚拟FIFO中缓存的所述PCIE总线对应的多个数据突发的缓存地址连续。通过本发明的技术方案，通过在RAM中虚拟出多个虚拟FIFO，如1个RAM可虚拟出10个以上的虚拟FIFO，并使用多个虚拟FIFO缓存数据突发，从而节省FPGA内部的RAM，提高RAM利用率，有效提高数据接收效率，实现合并突发的目的。
-
公开(公告)号：CN104145242A
公开(公告)日：2014-11-12
申请号：CN201380011628.5
申请日：2013-02-04
申请人： 苹果公司
IPC分类号： G06F3/14
CPC分类号： G06F3/1431 , G06F3/14 , G06F13/385 , G06F13/4013 , G06F13/4018 , G06T1/60 , Y02D10/14 , Y02D10/151
摘要： 在一个实施例中，主机计算设备(10)包括内部显示器(12)，并且还包括用以连接到外部显示器(16)的连接器(18)。提供了缆线(14)来连接到所述连接器和连接到所述外部显示器。所述缆线包含视频处理功能(24)。例如，所述缆线包括被配置为存储帧缓冲区的存储器。所述帧缓冲区可存储视频数据的帧用以由所述缆线中的所述视频处理设备进一步处理。所述视频处理设备可对所述帧进行例如缩放、旋转、γ校正、抖动校正等各种操纵。
-
公开(公告)号：CN101714129B
公开(公告)日：2012-10-17
申请号：CN200910254143.4
申请日：2006-06-01
申请人： 瑞萨电子株式会社
CPC分类号： G09G5/39 , G06F7/768 , G06F9/4806 , G06F13/10 , G06F13/102 , G06F13/20 , G06F13/4013 , G06F13/4022 , G06F13/4063 , G06F13/4221 , G09G3/2096 , G09G3/36 , G09G3/3648 , G09G3/3674 , G09G2310/08 , G09G2360/10
摘要： 本发明提供一种显示控制器驱动器。上述半导体器件具有转换电路和第1寄存器。上述转换电路在将与外部的并行接口用作大尾数法或小尾数法之间进行转换。第1寄存器保存上述转换电路的控制数据。在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第1预定的控制信息时，上述转换电路将上述并行接口看作是小尾数法，在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第2预定的控制信息时，上述转换电路将上述并行接口看作是大尾数法。无论上述尾数设定状态如何，都可正确地输入上述控制信息而不受上述尾数设定状态的影响。
-
公开(公告)号：CN101373461B
公开(公告)日：2010-12-08
申请号：CN200810161018.4
申请日：2004-03-18
申请人： 松下电器产业株式会社
IPC分类号： G06F13/40
CPC分类号： G06F13/4013
摘要： 本发明提供一种在将大端字节序处理器与小端字节序处理器连接于总线上的情况下、由极简单的结构实现存储器数据共享的处理器及存储器共享装置。字节序不同的第1处理器(10)和第2处理器(20)均按第1处理器(10)的字节序的字节次序，经数据总线连接于所述存储器。地址变换部(21)在第2处理器(20)对幅度比数据总线小的数据访问共享存储器的情况下，变换地址的下位比特，以指向使数据总线中的相应数据位置逆转的位置，并输出到所述存储器。
-
公开(公告)号：CN1585935A
公开(公告)日：2005-02-23
申请号：CN02822292.X
申请日：2002-09-10
申请人： 高通股份有限公司
IPC分类号： G06F13/40
CPC分类号： G06F13/4013
摘要： 一种用于转移数据字节的方法和系统包括第一存储器，用于存储多个包括头部字段字节和一个或多个数据字段字节的多字节数据字。所述系统还包括第二存储器，用于存储从第一存储器转移到它的数据字段字节。耦合到第一和第二存储器的控制器从第一存储器读取包括头部字段字节和一个或多个数据字段字节的数据字。所述系统还包括耦合到控制器和第二存储器的数据打包机。控制器和数据打包机协同一起将从第一存储器读出的第一数据字发送到第二存储器。数据打包机只存储在第二存储器内的一个或多个数据字段字节，这些字节与先前转移并存储的数据字段字节相邻。
-
公开(公告)号：CN1575459A
公开(公告)日：2005-02-02
申请号：CN02820891.9
申请日：2002-08-01
申请人： 英特尔公司(特拉华公司)
IPC分类号： G06F13/40
CPC分类号： G06F13/4013
摘要： 一个输入/输出集线器包括一个接收入站处理事务的入站排序队列(IOQ)。所有读写处理事务都具有一个处理事务完成。在该IOQ中的所有先有写入完成之前，不允许对等事务到达目的地。对等事务中的一次写入在保证该写入进入该目的地的有序域之前不允许随后的访问进行。提供一个IOQ读出分流缓冲器来接收从该IOQ推出的读出处理事务以便允许显出的写入以及读出/写入完成通过该IOQ进行。一个出站排序队列(OOQ)存储出站处理事务以及这些入站处理事务的完成。该OOQ也为所显出的写入发布写入完成。提供一个OOQ读出分流缓冲器来接收从该OOQ推出的读出处理事务以便允许显出的写入以及读出/写入完成通过该OOQ进行。该输入/输出集线器内的一个无序域接收由无序协议发送的入站处理事务。
-
公开(公告)号：CN107924300A
公开(公告)日：2018-04-17
申请号：CN201680047814.8
申请日：2016-07-18
申请人： 微软技术许可有限责任公司
IPC分类号： G06F5/06 , G06T1/60 , H04N19/423
CPC分类号： G06F3/0656 , G06F3/0604 , G06F3/065 , G06F3/0683 , G06F5/065 , G06F13/4013 , G06T1/60 , H04N19/423
摘要： 公开了用于将以非毗连次序接收的数据重排序为毗连次序的装置和方法。在所公开的技术的一个示例中，一种装置包括多个输入缓冲器、多个FIFO输出缓冲器以及重排序单元，该多个输入缓冲器包括至少第一先进先出(FIFO)输入缓冲器和第二FIFO输入缓冲器，该重排序单元被配置为将从图像传感器接收的非毗连数据的第一部分存储在第一输入缓冲器中，将接收的数据的第二部分存储在第二FIFO输入缓冲器中，将由该第一和第二FIFO输入缓冲器输出的相应像素的数据存储在该存储器中的第一地址位置处，并且根据次序遍历该存储器以将相应像素存储在FIFO输出缓冲器中。该装置因此可被用于在进一步图像处理之前对像素数据重排序。
-
公开(公告)号：CN107491402A
公开(公告)日：2017-12-19
申请号：CN201610411346.X
申请日：2016-06-13
申请人： 陈玉梅
发明人： 陈玉梅
CPC分类号： Y02D10/14 , Y02D10/151 , G06F13/4013 , H04L12/40052 , H04L12/4013
摘要： 一种串行通信转网络通信数据模块电路，适用于通信领域。数据模块电路由电源电路、晶体/陶瓷振荡电路、时钟电路、监控复位与看门狗电路组成。电路在远距离传输时可靠性较高、电路结构简单，体积小，工作稳定，适应性好，准确性高、功耗较低，且具有良好的抗干扰性和可靠性。
-
公开(公告)号：CN106250343A
公开(公告)日：2016-12-21
申请号：CN201610778777.X
申请日：2016-08-30
申请人： 江苏沁恒股份有限公司
发明人： 王春华
CPC分类号： G06F13/4013 , G06F13/4068 , G06F13/4282 , G06F2213/0042
摘要： 本发明公开了一种数字信号与USB信号混合传输装置及其方法，装置包括UP端和DOWN端，UP端和DOWN端之间通过传输线相连接，UP端和DOWN端分别连接有一终端设备，UP端、传输线和DOWN端双向连接在主机和USB设备之间，第一数据收发单元、USB拆包单元和转发数据处理单元依次单向信号传输，转发数据处理单元、USB打包单元和第一数据收发单元依次单向信号传输，转发数据处理单元与第二数据收发单元之间双向信号传输，第二数据收发单元与传输线相连接，的第一数据收发单元与主机或者USB设备双向连接，转发数据处理单元与终端设备相连接。本发明在不增加通道、不影响USB系统通讯速度的情况下，实现数字信号与USB信号混合传输功能。
-
-
-
-
-
-
-
-
-
搜索结果
41 条记录 (耗时 0.016 秒)
