-
公开(公告)号：CN114237973B
公开(公告)日：2022-05-06
申请号：CN202210170203.X
申请日：2022-02-24
申请人： 苏州云途半导体有限公司
摘要： 本发明涉及一种串行通信总线数据校验方法和系统，所述方法包括:步骤S1：发送设备以数据块为单位发送数据，每次发送一个数据块或两个数据块后等待第一间隔后继续发送数据；数据块的发送持续到所有待发送数据均发送完毕为止；步骤S2：接收设备接收数据块并存入接收缓冲寄存器；对接收缓冲寄存器中的数据块内容做数据校验和/或纠错；基于校验结果累加计数器以改变接收设备和发送设备的状态，并基于校验结果发送反馈信息。本发明进一步增加了数据通信效率，提高了串行通信正确率。
-
公开(公告)号：CN112104358A
公开(公告)日：2020-12-18
申请号：CN202010940406.3
申请日：2020-09-09
申请人： 苏州云途半导体有限公司
摘要： 一种高可靠性锁相环模块，所述锁相环模块包括锁相环单元、锁相环监测单元、时钟切换单元，所述锁相环单元连接至所述锁相环监测单元，所述锁相环监测单元的输出和所述锁相环单元的输出分别连接至所述时钟切换单元，所述锁相环监测单元用于对所述锁相环单元的工作状态或参数进行监测，所述时钟切换单元根据所述锁相环监测单元的监测结果对所述锁相环模块的输出时钟进行切换。上述技术方案中能够实现锁相环输出时钟的自动切换，降低了功耗，节约了成本，且能够避免因锁相环失锁以及锁相环输入参考时钟发生抖动所导致的系统故障、崩溃等问题，极大地提高了系统的稳定性和可靠性。
-
公开(公告)号：CN116795297A
公开(公告)日：2023-09-22
申请号：CN202311040715.5
申请日：2023-08-18
申请人： 苏州云途半导体有限公司
摘要： 本发明公开一种存储设备、存储方法及装置，涉及FLASH存储技术领域。方法包括：获取待存储数据，判断与待存储数据对应的第一数据块中是否存在可用第一数据存储单元；响应于第一数据块中不存在可用第一数据存储单元，则根据数据备份顺序，将待存储数据保存至数据备份区的首个可用备份单元中的对应数据备份位；擦除待存储数据所对应第一数据块中的全部数据；根据数据存储顺序，将保存于数据备份区的待存储数据，保存至相应第一数据块的首个可用第一数据存储单元中的对应第一数据存储位。通过实施本发明实施例公开的存储设备、存储方法及装置，能够避免对FLASH数据块进行频繁擦写，以数据块为单位进行数据擦除，优化FLASH换页效率。
-
公开(公告)号：CN116149897A
公开(公告)日：2023-05-23
申请号：CN202310417392.0
申请日：2023-04-19
申请人： 苏州云途半导体有限公司
IPC分类号： G06F11/07
摘要： 本发明涉及一种芯片功能安全故障处理方法，所述系统包括:步骤S1：芯片上设置有操作系统，操作系统基于用户请求创建任务；步骤S2：按顺序将一个或多个功能任务分配给芯片中能够执行相应功能类型的执行单元；步骤S3：将功能任务分配给执行单元；确定是否触发执行单元进入安全保障模式,以插入冗余执行；本发明能够在复杂芯片系统结构的情况下，应对复杂因素的共同影响，提供有效的安全保障。
-
公开(公告)号：CN114879811A
公开(公告)日：2022-08-09
申请号：CN202210811721.5
申请日：2022-07-12
申请人： 苏州云途半导体有限公司
摘要： 本发明涉及一种芯片的时序控制方法，所述方法包括:对芯片上包含的模块作层次划分，通过基于第一配置数据块和第二配置数据块的螺旋控制方式分次加载第二配置数据并作配置；差异化的管理第二配置数据块以对第二模块组作静态最优配置；基于历史信息获取第三配置模块并在恰当的时机覆盖替换第二配置模块以利用实时检测信息作动态配置；本发明通过基于第一配置数据块和第二配置数据块的螺旋控制方式减少参与后续工作的模块集合，自适应的设置和不同配置方式对应的重新配置次数为不同的配置方式提供差异化的配置冗余程度、使得模块能够获取最高效的配置方式，从而提高了芯片工作效率。
-
公开(公告)号：CN114779913A
公开(公告)日：2022-07-22
申请号：CN202210680856.2
申请日：2022-06-16
申请人： 苏州云途半导体有限公司
摘要： 本发明涉及一种自适应调整工作频率的复位方法和芯片，所述方法包括:步骤S1：芯片进入自测试状态；步骤S2：芯片进行逻辑自测试；步骤S3：芯片进行存储器自测试；步骤S4：芯片进行模拟电路自测试；步骤S5：芯片进入常规工作状态；本发明通过基于自适应机制的自测试阶段的透明解决，使得用户对于这类芯片问题透明，从而提高芯片的使用效果和工作效率。
-
公开(公告)号：CN114584305A
公开(公告)日：2022-06-03
申请号：CN202210458855.3
申请日：2022-04-28
申请人： 苏州云途半导体有限公司
IPC分类号： H04L9/08
摘要： 本发明涉及一种随机数发生器、电子电路和系统级芯片，所述随机数发生器包括:熵源模块、时钟发生器、采样单元和后处理单元；后处理单元包括第一移位寄存器和第二寄存器；后处理单元将所述第一随机序列放入第一移位寄存器中，将第二随机序列放入第二寄存器中，将第一移位寄存器移位后的移位后第一随机序列，或第一移位寄存器和第二寄存器异或的结果作为输出随机序列；本发明提供了可扩展的真随机数发生器，合理地引入外部熵源，并且有选择的使用基于应用环境的外部熵源，不增加额外硬件开销的情况下能够满足独立、均匀分布的随机数特性。
-
公开(公告)号：CN114356534A
公开(公告)日：2022-04-15
申请号：CN202210255520.1
申请日：2022-03-16
申请人： 苏州云途半导体有限公司
摘要： 本发明涉及一种处理单元任务调度方法和装置，所述方法包括:在调度时机到来时，判断是否存在针对调度时机所涉及的空闲处理单元的预测断言；在预测断言时，获取所述预测断言关联的目标任务对，将所述目标任务对中的次任务调度到所述空闲处理单元执行；主任务在预测断言创建后被调度到第一处理单元上执行。本发明从任务需求情况估计以及硬件资源管理的角度出发，通过构建目标任务对的方式扩展了任务和资源融合的范围，在实现良好的任务共享执行的基础上，在任务需求和硬件资源之间达到平衡，并最终提高处理单元任务调度效率。
-
公开(公告)号：CN114237973A
公开(公告)日：2022-03-25
申请号：CN202210170203.X
申请日：2022-02-24
申请人： 苏州云途半导体有限公司
摘要： 本发明涉及一种串行通信总线数据校验方法和系统，所述方法包括:步骤S1：发送设备以数据块为单位发送数据，每次发送一个数据块或两个数据块后等待第一间隔后继续发送数据；数据块的发送持续到所有待发送数据均发送完毕为止；步骤S2：接收设备接收数据块并存入接收缓冲寄存器；对接收缓冲寄存器中的数据块内容做数据校验和/或纠错；基于校验结果累加计数器以改变接收设备和发送设备的状态，并基于校验结果发送反馈信息。本发明进一步增加了数据通信效率，提高了串行通信正确率。
-
公开(公告)号：CN116737086A
公开(公告)日：2023-09-12
申请号：CN202311014578.8
申请日：2023-08-14
申请人： 苏州云途半导体有限公司
IPC分类号： G06F3/06
摘要： 本发明涉及一种嵌入式非易失性存储器读写方法，所述方法包括:步骤S1：处理器接收访问指令并放入访问指令缓冲队列中；缓冲并调整访问指令的顺序并发送首个访问指令；步骤S2：读写控制模块获取访问指令的控制方式；基于实时的访问条件调整所述控制方式以得到副本控制方式；步骤3:先用控制方式执行访问指令以得到第一数据，紧接着用副本控制方式执行副本访问指令以得到第二数据；基于第一数据和第二数据获取访问指令的访问结果；本发明基于现有的非易失性存储器结构，充分利用其嵌入式特性和已有错误校正技术，通过提供准确冗余，在不增加或基本不增加开软硬件开销的基础上增强读取可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.042 秒)
