一种自适应调整工作频率的复位方法和芯片

    公开(公告)号:CN114779913B

    公开(公告)日:2022-08-30

    申请号:CN202210680856.2

    申请日:2022-06-16

    IPC分类号: G06F1/24 G06F11/22 G06F11/25

    摘要: 本发明涉及一种自适应调整工作频率的复位方法和芯片,所述方法包括:步骤S1:芯片进入自测试状态;步骤S2:芯片进行逻辑自测试;步骤S3:芯片进行存储器自测试;步骤S4:芯片进行模拟电路自测试;步骤S5:芯片进入常规工作状态;本发明通过基于自适应机制的自测试阶段的透明解决,使得用户对于这类芯片问题透明,从而提高芯片的使用效果和工作效率。

    一种低功耗的芯片唤醒方法、电路、芯片、系统及介质

    公开(公告)号:CN111984335A

    公开(公告)日:2020-11-24

    申请号:CN202010846584.X

    申请日:2020-08-21

    摘要: 本发明提供了一种低功耗的芯片唤醒方法、电路、芯片、系统及介质,其在不影响功能的前提下,降低芯片功耗,考虑外界环境对唤醒系统的准备时间的影像,使芯片功耗达到最低,方法包括以下步骤:设置唤醒间隔时间和唤醒调整时间,芯片系统在休眠中经过唤醒间隔时间减去唤醒调整时间的时长后,模拟模块准备唤醒芯片系统,在每次模拟模块准备唤醒芯片系统时进行计时,统计模拟模块准备唤醒芯片系统的用时,将上一次模拟模块准备唤醒芯片系统的用时叠加裕度时间,作为下一次的唤醒调整时间,不断更新唤醒调整时间以降低芯片唤醒功耗。

    一种芯片功能安全故障处理方法

    公开(公告)号:CN116149897B

    公开(公告)日:2023-07-04

    申请号:CN202310417392.0

    申请日:2023-04-19

    IPC分类号: G06F11/07

    摘要: 本发明涉及一种芯片功能安全故障处理方法,所述系统包括:步骤S1:芯片上设置有操作系统,操作系统基于用户请求创建任务;步骤S2:按顺序将一个或多个功能任务分配给芯片中能够执行相应功能类型的执行单元;步骤S3:将功能任务分配给执行单元;确定是否触发执行单元进入安全保障模式,以插入冗余执行;本发明能够在复杂芯片系统结构的情况下,应对复杂因素的共同影响,提供有效的安全保障。

    一种数据预加载方法和装置

    公开(公告)号:CN114356588B

    公开(公告)日:2022-06-17

    申请号:CN202210268164.7

    申请日:2022-03-18

    IPC分类号: G06F9/50

    摘要: 本发明涉及一种数据预加载方法和装置,所述方法包括:步骤S1:获取任务执行时的处理单元运行参数和处理单元块运行参数;步骤S2:基于处理单元运行参数作处理单元块内数据预加载,并在处理单元块内整体任务资源受限时,进入步骤S3;步骤S3:判断三级cache的换入换出率是否超过第二阈值,如果否,则基于处理单元运行参数作处理单元块外的数据预加载;步骤S4:持续监测数据并判断数据预加载时机是否到来,如果是,则返回步骤S1;否则,持续监测数据。本发明通过数据预加载的方式来动态干预任务执行过程中对资源的需求的改变;解决瓶颈资源使用冲突的问题,从而最终提高系统的整体执行效率。

    一种串行通信总线数据校验方法和系统

    公开(公告)号:CN114237973B

    公开(公告)日:2022-05-06

    申请号:CN202210170203.X

    申请日:2022-02-24

    IPC分类号: G06F11/10 G06F13/42

    摘要: 本发明涉及一种串行通信总线数据校验方法和系统,所述方法包括:步骤S1:发送设备以数据块为单位发送数据,每次发送一个数据块或两个数据块后等待第一间隔后继续发送数据;数据块的发送持续到所有待发送数据均发送完毕为止;步骤S2:接收设备接收数据块并存入接收缓冲寄存器;对接收缓冲寄存器中的数据块内容做数据校验和/或纠错;基于校验结果累加计数器以改变接收设备和发送设备的状态,并基于校验结果发送反馈信息。本发明进一步增加了数据通信效率,提高了串行通信正确率。

    一种高可靠性的锁相环模块及其输出时钟的切换方法

    公开(公告)号:CN112104358A

    公开(公告)日:2020-12-18

    申请号:CN202010940406.3

    申请日:2020-09-09

    IPC分类号: H03L7/085 H03L7/089

    摘要: 一种高可靠性锁相环模块,所述锁相环模块包括锁相环单元、锁相环监测单元、时钟切换单元,所述锁相环单元连接至所述锁相环监测单元,所述锁相环监测单元的输出和所述锁相环单元的输出分别连接至所述时钟切换单元,所述锁相环监测单元用于对所述锁相环单元的工作状态或参数进行监测,所述时钟切换单元根据所述锁相环监测单元的监测结果对所述锁相环模块的输出时钟进行切换。上述技术方案中能够实现锁相环输出时钟的自动切换,降低了功耗,节约了成本,且能够避免因锁相环失锁以及锁相环输入参考时钟发生抖动所导致的系统故障、崩溃等问题,极大地提高了系统的稳定性和可靠性。

    一种嵌入式非易失性存储器读写方法

    公开(公告)号:CN116737086A

    公开(公告)日:2023-09-12

    申请号:CN202311014578.8

    申请日:2023-08-14

    IPC分类号: G06F3/06

    摘要: 本发明涉及一种嵌入式非易失性存储器读写方法,所述方法包括:步骤S1:处理器接收访问指令并放入访问指令缓冲队列中;缓冲并调整访问指令的顺序并发送首个访问指令;步骤S2:读写控制模块获取访问指令的控制方式;基于实时的访问条件调整所述控制方式以得到副本控制方式;步骤3:先用控制方式执行访问指令以得到第一数据,紧接着用副本控制方式执行副本访问指令以得到第二数据;基于第一数据和第二数据获取访问指令的访问结果;本发明基于现有的非易失性存储器结构,充分利用其嵌入式特性和已有错误校正技术,通过提供准确冗余,在不增加或基本不增加开软硬件开销的基础上增强读取可靠性。

    一种处理单元任务调度方法和装置

    公开(公告)号:CN114356534B

    公开(公告)日:2022-06-03

    申请号:CN202210255520.1

    申请日:2022-03-16

    IPC分类号: G06F9/48 G06F9/50

    摘要: 本发明涉及一种处理单元任务调度方法和装置,所述方法包括:在调度时机到来时,判断是否存在针对调度时机所涉及的空闲处理单元的预测断言;在预测断言时,获取所述预测断言关联的目标任务对,将所述目标任务对中的次任务调度到所述空闲处理单元执行;主任务在预测断言创建后被调度到第一处理单元上执行。本发明从任务需求情况估计以及硬件资源管理的角度出发,通过构建目标任务对的方式扩展了任务和资源融合的范围,在实现良好的任务共享执行的基础上,在任务需求和硬件资源之间达到平衡,并最终提高处理单元任务调度效率。

    一种芯片功能安全故障处理方法

    公开(公告)号:CN116149897A

    公开(公告)日:2023-05-23

    申请号:CN202310417392.0

    申请日:2023-04-19

    IPC分类号: G06F11/07

    摘要: 本发明涉及一种芯片功能安全故障处理方法,所述系统包括:步骤S1:芯片上设置有操作系统,操作系统基于用户请求创建任务;步骤S2:按顺序将一个或多个功能任务分配给芯片中能够执行相应功能类型的执行单元;步骤S3:将功能任务分配给执行单元;确定是否触发执行单元进入安全保障模式,以插入冗余执行;本发明能够在复杂芯片系统结构的情况下,应对复杂因素的共同影响,提供有效的安全保障。