-
公开(公告)号：CN1997155B
公开(公告)日：2010-10-20
申请号：CN200710002342.7
申请日：2007-01-04
申请人： LSI罗吉克公司
CPC分类号： H04N19/423 , H04N19/61
摘要： 一种包括处理器和存储器的装置。该处理器可以被配置成处理包括8比特或更多比特的像素数据。对于具有比8比特大的比特深度的像素数据，一个像素的许多最高有效位(MSB)作为第一字节而被呈现，该像素的许多最低有效位(LSB)与一个或多个其它像素的LSB一起被打包成第二字节。存储器可以耦合到处理器，并且被配置成响应于第一指针而存储上述第一字节，响应于第二指针而存储上述第二字节。第一字节和第二字节独立地被存储到存储器中。
-
公开(公告)号：CN1738020B
公开(公告)日：2010-06-23
申请号：CN200510088210.1
申请日：2005-07-25
申请人： LSI罗吉克公司
IPC分类号： H01L21/66 , H01L23/544 , H01L27/02 , G01R31/26 , G01R31/28
摘要： 本发明揭示了用来评估互连模块生产过程同时以高速工作频率动态地测试性能的一种测试载体、系统和方法。该测试载体组入一种自定时的或选通的速度电路。能根据扫描触发器电路的测试数据记录检测微小的电阻性故障并正确确定阵列中发生速度数据故障的位置。一个实施例在产生选通数据的选通速度电路中装入了选通时钟，对集成电路直接漏极静电流(IDDQ)测试提供较大的统计特性。
-
公开(公告)号：CN101001373A
公开(公告)日：2007-07-18
申请号：CN200710003859.8
申请日：2007-01-11
申请人： LSI罗吉克公司
IPC分类号： H04N7/26
CPC分类号： H03M7/4006 , H04N19/13 , H04N19/436 , H04N19/44 , H04N19/96
摘要： 一种包括第一电路和第二电路的装置。该第一电路可被配置成响应于解码二进制信号上的一个或多个bin来呈现视频信号和宏块数据。该第二电路可被配置成，并行地(i)响应于比特流信号和初始上下文信息来生成二进制信号，以及(ii)计算后续的上下文信息。
-
公开(公告)号：CN101076120B
公开(公告)日：2011-03-16
申请号：CN200710104998.X
申请日：2007-05-15
申请人： LSI罗吉克公司
IPC分类号： H04N21/236 , H04N21/434
CPC分类号： H04N21/8547 , G11B27/10 , H04N21/2368 , H04N21/4307 , H04N21/4325 , H04N21/4341 , H04N21/8106
摘要： 一种装置，包括第一电路、第二电路和第三电路。第一电路可被配置成(i)多路分解具有一个或多个视频和音频流的多媒体流，以及(ii)响应于多路分解该多媒体流生成一个或多个视频信号以及一个或多个音频信号。该多媒体流可以不依赖于嵌入的时间戳。第二电路可被配置成(i)解码一个或多个视频数据信号以及一个或多个音频数据信号，以及(ii)为每一经解码的视频信号生成一视频当前时间信号，并为每一经解码的音频信号生成一音频当前时间信号。第三电路可被配置成用该视频当前时间信号和音频当前时间信号来同步每一经解码的音频信号和每一经解码的视频信号的回放。
-
公开(公告)号：CN101009770B
公开(公告)日：2010-09-15
申请号：CN200610064015.X
申请日：2006-11-14
申请人： LSI罗吉克公司
摘要： 公开了一种用于过滤数字视频的方法。该方法通常包括步骤(A)在原始场中的多个原始块中检查多个赝像，其中赝像的检测基于可调整阈值，(B)第一过滤具有至少一个赝像的每个原始块来去除至少一个赝像，以及(C)第二过滤至少一个所述赝像都没有的每个所述原始块来去除噪音，其中第二过滤是(i)运动补偿和(ii)自适应于每个原始块中的各个噪音等级。
-
公开(公告)号：CN100547783C
公开(公告)日：2009-10-07
申请号：CN200510092707.0
申请日：2005-08-18
申请人： LSI罗吉克公司
IPC分类号： H01L23/544 , H01L27/02 , H01L21/82 , H01L21/66 , G06F17/50
摘要： 一种用于评估集成电路的制造工艺的试验载体，该载体用所设置的库驱动元件的更高效率的空间布局产生实施许多互连的电路，这些互连可以在制造工艺的最小设计参数下设计。这些元件可以设置成作为环振荡器工作，提高允许更高的频率电路试验的试验模块的有效电路频率，以及缩短用于进行寿命循环试验的时间。明显地对元件进行标记，并结合电隔离错误易发的电路节段使缺陷的识别的效率更高许多试验方法的可获得使根致失效的定位更快捷，进一步改进了制造工艺。
-
公开(公告)号：CN101014096A
公开(公告)日：2007-08-08
申请号：CN200710006202.7
申请日：2007-01-30
申请人： LSI罗吉克公司
CPC分类号： H04N5/253 , H04N7/0115 , H04N7/012 , H04N19/14 , H04N19/16 , H04N19/176 , H04N19/503
摘要： 公开了一种在通过电视电影处理获得的视频序列中检测移动隔行扫描文本的方法。该方法一般包括以下步骤：(A)检查视频序列里的当前半帧中当前块的(i)从视频序列中的前一半帧到当前半帧(ii)从视频序列中的当前半帧到下一半帧的运动的运动条件；(B)检查当前块的(i)正时间方向、和(ii)反时间方向上的多个对称隔行扫描伪像的伪像条件；以及(C)如果(i)运动条件和(ii)伪像条件全部为真，则断言当前块的块运动指示符。
-
公开(公告)号：CN1845300A
公开(公告)日：2006-10-11
申请号：CN200610059549.3
申请日：2006-03-06
申请人： LSI罗吉克公司
CPC分类号： G01R31/2831 , G01R31/318533
摘要： 一种用于通过至少两个不同的交叉测试路径识别各种电路模块从而收集并分析集成电路测试载体测试数据的系统和方法。在一个实施例中，工艺测试电路可以以阵列的方式排列和相互连接，这样可以沿行或列来对它们进行测试。当一个沿特定行与特定列的故障被识别时，在该交叉处的工艺测试电路可以被标识为故障点。
-
公开(公告)号：CN1738043A
公开(公告)日：2006-02-22
申请号：CN200510092707.0
申请日：2005-08-18
申请人： LSI罗吉克公司
IPC分类号： H01L23/544 , H01L27/02 , H01L21/82 , H01L21/66 , G06F17/50
摘要： 一种用于评估集成电路的制造工艺的试验载体，该载体用所设置的库驱动元件的更高效率的空间布局产生实施许多互连的电路，这些互连可以在制造工艺的最小设计参数下设计。这些元件可以设置成作为环振荡器工作，提高允许更高的频率电路试验的试验模块的有效电路频率，以及缩短用于进行寿命循环试验的时间。明显地对元件进行标记，并结合电隔离错误易发的电路节段使缺陷的识别的效率更高许多试验方法的可获得使根致失效的定位更快捷，进一步改进了制造工艺。
-
公开(公告)号：CN1881223B
公开(公告)日：2010-05-12
申请号：CN200610084168.0
申请日：2006-04-06
申请人： LSI罗吉克公司
CPC分类号： G06F17/5072
摘要： 本发明提供一种集成电路布局设计，包括一集成电路的基础平台、一处理器硬核以及一支持存储器。基础平台包括横行和纵列都置有页元的存储矩阵。页元的每一列都具有按一定路线排列成共用矩阵边缘的连接引脚，并且沿矩阵边缘具有公共的引脚顺序。处理器硬核沿存储矩阵放置，并具有与存储矩阵边缘相邻的硬核边缘，以及一些与存储矩阵的相应连接引脚连接的连接引脚。处理器硬核的连接引脚沿着硬核边缘的排列顺序与沿矩阵边缘的连接引脚排列顺序完全相同。处理器硬核的支持存储器沿着硬核边缘映射入存储矩阵的一部分。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.034 秒)
