公开(公告)号：CN106570212B

公开(公告)日：2021-11-12

申请号：CN201610887556.6

申请日：2016-10-11

Applicant: 三星电子株式会社

Inventor： 全倧旭 ,  朴孝恩 ,  李根浩 ,  权义熙 ,  金宗哲

IPC: G06F30/3312 ,  G06F30/367 ,  G06F111/08 ,  G06F119/02

Abstract: 提供一种基于随机电报信号噪声的电路设计方法和仿真方法。一种仿真方法包括：接收描述多个装置的网表；通过使用分别与所述多个装置对应的随机电报信号(RTS)噪声因子的值，来执行算术运算；基于算术运算的结果，来生成与所述多个装置中的每个装置对应的RTS模型；生成反映RTS模型的网表。

公开(公告)号：CN101261995A

公开(公告)日：2008-09-10

申请号：CN200810092022.X

申请日：2008-01-10

Applicant: 三星电子株式会社

Inventor： 李丞哲 ,  崔炳镕 ,  李忠浩 ,  李根浩

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  G11C16/3418 ,  H01L27/115 ,  H01L27/11524

Abstract: 一种非易失性存储器件包括第一导电类型的半导体衬底、在半导体衬底上的多条字线，每一条字线包括第二导电类型的浮栅。地选择线和串选择线位于字线的各侧。第二导电类型的掺杂区位于与地选择线相邻的第一字线之下。该器件还可以进一步包括第二导电类型的第二掺杂区，其位于与串选择线相邻的第二字线之下。在其它实施方式中，该器件可以进一步包括第二导电类型的第三掺杂区，其位于第一字线和第二字线之间的各第三字线之下。而且还提供了形成此类器件的方法。