公开(公告)号：CN109690772A

公开(公告)日：2019-04-26

申请号：CN201780051654.9

申请日：2017-06-15

申请人： 美光科技公司

发明人： 合田晃 ,  刘海涛 ,  李昌炫

IPC分类号： H01L27/11524 ,  H01L27/11551 ,  H01L27/11529

CPC分类号： G11C16/0483 ,  G11C11/5628 ,  G11C16/08 ,  G11C16/10 ,  G11C16/16 ,  G11C16/26 ,  G11C16/3459 ,  H01L27/1052 ,  H01L27/115 ,  H01L28/00

摘要： 一些实施例包含使用串联耦合于导电线与存储器装置的第一存储器单元串之间的第一及第二选择门以及串联耦合于所述导电线与所述存储器装置的第二存储器单元串之间的第三及第四选择门的设备及方法。所述存储器装置可包括第一选择线、第二选择线、第三选择线及第四选择线以在所述存储器装置的操作期间分别将第一电压、第二电压、第三电压及第四电压分别提供到所述第一选择门、所述第二选择门、所述第三选择门及所述第四选择门。所述第一电压及所述第二电压可具有相同值。所述第三电压及所述第四电压可具有不同值。

公开(公告)号：CN109309094A

公开(公告)日：2019-02-05

申请号：CN201811281931.8

申请日：2018-10-31

申请人： 上海华力微电子有限公司

发明人： 田志 ,  邵华 ,  陈昊瑜

IPC分类号： H01L27/115 ,  H01L27/11521

CPC分类号： H01L27/115 ,  H01L27/11521

摘要： 本发明公开了一种闪存的制造方法，闪存的存储区的制造步骤包括：步骤一、形成有源区并完成闪存单元的第一栅极结构的制作；有源区由形成于硅衬底表面的场氧隔离并呈条形结构和平行排列；同一行的第一栅极结构的多晶硅控制栅连接在一起并组成多晶硅行；步骤二、在未被多晶硅行覆盖的有源区的表面形成刻蚀阻挡层；步骤三、进行自对准源区场氧刻蚀，将源区形成区域中的场氧自对准去除，刻蚀区域由多晶硅行、有源区的硅自对准定义；刻蚀阻挡层防止在自对准源区场氧刻蚀过程中对有源区的硅表面产生刻蚀；步骤四、去除刻蚀阻挡层。本发明能防止SAS场氧刻蚀时对源区有源区的表面产生刻蚀耗损以及产生的圆化，从而能提高器件性能。

公开(公告)号：CN108335714A

公开(公告)日：2018-07-27

申请号：CN201810043414.0

申请日：2018-01-17

申请人： 三星电子株式会社

发明人： 朴志胤 ,  朴贤郁

IPC分类号： G11C16/08 ,  G11C16/10

CPC分类号： G06F12/0246 ,  G11C7/1042 ,  G11C11/5671 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/32 ,  G11C16/3418 ,  G11C16/3431 ,  G11C16/3459 ,  G11C2211/562 ,  G11C2211/5621 ,  G11C2211/563 ,  G11C2216/14 ,  H01L27/115 ,  G11C16/08

摘要： 提供了非易失性存储器装置、包括其的存储器系统和固态驱动器。所述非易失性存储器装置包括控制逻辑和存储器单元阵列。存储器单元阵列包括第一平面和第二平面。控制逻辑被构造为：在第一平面上执行第一子操作；在第二平面上执行第二子操作；将第二子操作延迟参考时间那么长，以使得第一子操作的一些部分不与第二子操作重叠；以及可变地控制参考时间。

公开(公告)号：CN108288484A

公开(公告)日：2018-07-17

申请号：CN201710660160.2

申请日：2017-08-04

申请人： 爱思开海力士有限公司

发明人： 吴星来 ,  金东赫 ,  丁寿男 ,  崔齐玹

IPC分类号： G11C16/10 ,  G11C5/02 ,  G11C5/06

CPC分类号： H01L29/517 ,  G11C5/025 ,  G11C7/18 ,  G11C16/0475 ,  G11C16/0483 ,  H01L27/115 ,  H01L27/12 ,  H01L29/513 ,  H01L29/518

摘要： 包括多个平面的非易失性存储器件。一种非易失性存储器件包括：在基板上方沿第一方向布置的多条位线；设置在基板与多条位线之间并且包括沿与第一方向垂直的第二方向布置的多个平面的存储单元阵列；设置在基板与存储单元阵列之间的多个页面缓冲电路；设置在页面缓冲电路与存储单元阵列之间并且适于将多条位线与多个页面缓冲电路电联接的多个接触焊盘；以及设置在与多个接触焊盘相同的层处并且沿第二方向延伸的多条路由线，其中，多个接触焊盘被设置为分布成与沿第二方向布置的至少两条线交叠，并且多条路由线被形成为弯曲图案以在被设置为与不同的线交叠的接触焊盘之间穿过。

公开(公告)号：CN108231787A

公开(公告)日：2018-06-29

申请号：CN201611198365.5

申请日：2016-12-22

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 林哲平 ,  詹电鍼 ,  詹书俨

IPC分类号： H01L27/11568

CPC分类号： H01L27/10814 ,  H01L21/02178 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/022 ,  H01L21/02356 ,  H01L27/10852 ,  H01L28/40 ,  H01L27/115

摘要： 本发明公开一种介电结构以及其制作方法和存储器结构。介电结构包括介电层以及设置于介电层中的多个结晶粒。介电层包括第一高介电常数介电材料。各结晶粒包括第二高介电常数介电材料，其中各第一结晶粒具有结晶结构，使得各结晶粒的介电常数大于第一高介电常数介电材料的介电常数与20。通过退火工艺于介电层中形成结晶粒可提升介电结构的整体介电常数，并提升存储器结构存储电荷的容量。

公开(公告)号：CN108012567A

公开(公告)日：2018-05-08

申请号：CN201680050612.9

申请日：2016-06-08

申请人： 桑迪士克科技有限责任公司

发明人： S.佩里 ,  S.科卡 ,  R.S.马卡拉

IPC分类号： H01L27/11582 ,  H01L27/02 ,  H01L27/1157 ,  H01L27/11578 ,  H01L27/115 ,  H01L27/11551

CPC分类号： H01L27/115 ,  H01L27/0207 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578 ,  H01L27/11582

摘要： 绝缘层和牺牲材料层的交替堆叠体形成在基板之上。存储器堆叠体结构和背侧沟槽通过所述交替堆叠体形成。经由对所述绝缘层有选择性地通过所述背侧沟槽移除所述牺牲材料层来形成背侧凹陷。在每个背侧凹陷中形成钴部分。可以通过在所述钴部分上沉积半导体材料层，并且使所述半导体材料与所述钴部分的表面区域反应来在每个钴部分上形成钴-半导体合金部分。可以通过各向异性蚀刻或通过平坦化工艺移除形成在所述交替堆叠体的上方的钴-半导体合金的残余部分。每个背侧凹陷内的钴部分和钴-半导体合金部分的组合可以用作三维存储器器件的字线。

公开(公告)号：CN107871527A

公开(公告)日：2018-04-03

申请号：CN201710897082.8

申请日：2017-09-28

申请人： 精工半导体有限公司

发明人： 津村和宏

IPC分类号： G11C17/18 ,  H01L27/112

CPC分类号： H01L27/11521 ,  G11C16/02 ,  G11C17/08 ,  G11C17/18 ,  H01L21/8228 ,  H01L27/0248 ,  H01L27/1027 ,  H01L27/11206 ,  H01L27/115 ,  H01L29/42324 ,  H01L29/66363 ,  H01L29/94

摘要： 面积较小的一次性可编程半导体存储装置，利用CMOS工艺中能够寄生的PNPN，使两端以外的N、或两端以外的P处于浮动状态，从而使得流过PNPN电流、并将利用该电流的电阻的热破坏用作为存储元件。

公开(公告)号：CN103972177B

公开(公告)日：2018-03-30

申请号：CN201410035893.3

申请日：2014-01-24

申请人： 瑞萨电子株式会社

发明人： 佃荣次 ,  片山弘造 ,  园田贤一郎 ,  国清辰也

IPC分类号： H01L21/336 ,  H01L27/11573 ,  H01L27/11568 ,  H01L29/792 ,  H01L21/283 ,  H01L27/115 ,  H01L29/423 ,  H01L27/11563

CPC分类号： H01L29/66545 ,  H01L21/283 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

摘要： 本发明公开了一种半导体器件的制造方法，该半导体器件具有较高可靠性的存储单元。在使存储单元形成区中的第一及第二堆叠结构PE1，PE2形成为比晶体管形成区的第三堆叠结构PE3高之后，再以覆盖第一至第三堆叠结构的方式形成层间绝缘膜，并对其进行抛光。

公开(公告)号：CN107833842A

公开(公告)日：2018-03-23

申请号：CN201711058321.7

申请日：2017-11-01

申请人： 长江存储科技有限责任公司

发明人： 陈子琪

IPC分类号： H01L21/66 ,  H01L27/11551 ,  H01L27/11578

CPC分类号： H01L22/12 ,  H01L27/115 ,  H01L27/11551 ,  H01L27/11578

摘要： 本申请实施例公开了一种3D NAND存储器的层叠结构的薄膜层厚度测量方法。该方法将厚度测量薄膜层结构的各层薄膜层断面形成锯齿状形貌，如此，该锯齿状形貌的各层薄膜层断面的SEM图像为明暗相间的条纹，通过对该明暗相间的条纹进行处理，即可得到厚度测量薄膜层结构的各层薄膜层的厚度，因为3D NAND存储器的层叠结构的各层薄膜层厚度与厚度测量薄膜层结构的各层薄膜层厚度一致，因此，测量得到的厚度测量薄膜层结构的各层薄膜层厚度即为3D NAND存储器的层叠结构的各层薄膜层厚度。该测量方法为非破坏性测量，测量周期短，有利于规模化量产工艺。另外，该测量方法可以直接测量特定层薄膜厚度，从而有利于薄膜沉积工艺的稳定性监测。

公开(公告)号：CN107799525A

公开(公告)日：2018-03-13

申请号：CN201710109171.1

申请日：2017-02-27

申请人： 意法半导体有限公司

发明人： H·艾迪拉尼 ,  Y·索拉罗 ,  P·福特内奥

IPC分类号： H01L27/115

CPC分类号： H01L27/10802 ,  G11C11/409 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/407 ,  H01L29/7831 ,  H01L29/7841 ,  H01L27/115

摘要： 一种能够被用作存储器单元的微电子部件。该部件包括半导体层，该半导体层搁置在绝缘层上并且包括第一导电类型的掺杂源极区域、第二导电类型的掺杂漏极区域以及该第二导电类型的未掺杂或比该漏极区域更轻掺杂的中间区域，该中间区域包括分别从该漏极区域延伸和该源极区域延伸的第一部分和第二部分。绝缘前栅极电极搁置在该第一部分上。第一后栅极电极和第二后栅极电极被安排在该绝缘层下方，分别与该第一部分和第二部分相反。