-
公开(公告)号：CN105512381A
公开(公告)日：2016-04-20
申请号：CN201510875733.4
申请日：2015-12-03
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5045 , G06F2217/62
摘要： 一种时钟延迟验证方法，包括:使用一约束文件，产生一第一时钟树综合规格文件，其中约束文件包括一实体电路中的多个时钟的描述；以及使用一电路设计文件以及第一时钟树综合规格文件，进行一第一时钟树综合验证模拟，以产生一第一综合后延迟时间值，其中电路设计文件包括实体电路的连接关系以及特征。
-
公开(公告)号：CN112928096B
公开(公告)日：2023-05-09
申请号：CN202110176213.X
申请日：2018-09-07
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L23/528 , H01L23/50 , G06F30/392 , G06F30/394 , H02M1/088
摘要： 本发明公开一种电源网络及其布线方法，该电源网络包括多个电源开关单元，设置于第一半导体层，该多个电源开关单元沿第一方向排成列，沿第二方向排成行。偶数行的该电源开关单元在该第一方向对齐于奇数行的该电源开关单元中相邻两个的水平间隔的中心点。偶数列的该电源开关单元在该第二方向对齐于奇数列的该电源开关单元中相邻两个的垂直间隔的中心点。该种电源网络还包括多条第二连接线，设置于第四半导体层，沿该第二方向延伸，该第二连接线以该电源开关单元中一个的宽度为间隔排布，其中该电源开关单元中一个的上下边缘分别与所述第二连接线中的相邻两条相连，以及该第一半导体层与该第四半导体层相交。
-
公开(公告)号：CN112257363A
公开(公告)日：2021-01-22
申请号：CN202011187259.3
申请日：2020-10-30
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F30/3312 , G06F30/3315 , G06F30/337
摘要： 一种内存的选择方法，包括下列步骤。根据测试模型，取得参考内存的多个第一参数。依据该些第一参数，对一内存进行参数提取，以获取该内存的多个第二参数。比较该些第一参数与该些第二参数，以确定该内存是否合格，当该内存的该些第二参数分别小于或等于对应个的该些第一参数，则确定该内存为合格内存，当该内存的该些第二参数有任意一个大于对应个的该些第一参数，则确定该内存不合格。
-
公开(公告)号：CN111965523A
公开(公告)日：2020-11-20
申请号：CN202010816547.4
申请日：2020-08-14
申请人： 上海兆芯集成电路有限公司
IPC分类号： G01R31/28 , G01R19/165
摘要： 一种芯片测试方法，包括获取第二芯片中第二电路模块的活性数值，依据第二电路模块的活性数值计算第二电路模块中电路单元的功耗；依据电路单元的功耗计算电路单元的电源电压降；以及判断电路单元的电源电压降是否满足签核标准，当电路单元的电源电压降不满足签核标准时，修正第二芯片。
-
公开(公告)号：CN112928096A
公开(公告)日：2021-06-08
申请号：CN202110176213.X
申请日：2018-09-07
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L23/528 , H01L23/50 , G06F30/392 , G06F30/394 , H02M1/088
摘要： 本发明公开一种电源网络及其布线方法，该电源网络包括多个电源开关单元，设置于第一半导体层，该多个电源开关单元沿第一方向排成列，沿第二方向排成行。偶数行的该电源开关单元在该第一方向对齐于奇数行的该电源开关单元中相邻两个的水平间隔的中心点。偶数列的该电源开关单元在该第二方向对齐于奇数列的该电源开关单元中相邻两个的垂直间隔的中心点。该种电源网络还包括多条第二连接线，设置于第四半导体层，沿该第二方向延伸，该第二连接线以该电源开关单元中一个的宽度为间隔排布，其中该电源开关单元中一个的上下边缘分别与所述第二连接线中的相邻两条相连，以及该第一半导体层与该第四半导体层相交。
-
公开(公告)号：CN109326578B
公开(公告)日：2021-02-26
申请号：CN201811041795.5
申请日：2018-09-07
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L23/528 , G06F30/392
摘要： 本发明公开一种电源网络及其布线方法，该电源网络包括多个电源开关单元，设置于第一半导体层，该多个电源开关单元沿第一方向排成列，沿第二方向排成行。偶数行的该电源开关单元在该第一方向对齐于奇数行的该电源开关单元中相邻两个的水平间隔的中心点。偶数列的该电源开关单元在该第二方向对齐于奇数列的该电源开关单元中相邻两个的垂直间隔的中心点。该种电源网络还包括多条第二连接线，设置于第四半导体层，沿该第二方向延伸，该第二连接线以该电源开关单元中一个的宽度为间隔排布，其中该电源开关单元中一个的上下边缘分别与所述第二连接线中的相邻两条相连，以及该第一半导体层与该第四半导体层相交。
-
公开(公告)号：CN105488287A
公开(公告)日：2016-04-13
申请号：CN201510890845.7
申请日：2015-12-04
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5022 , G06F17/5081
摘要： 本发明提供了一种时序修正方法，包括：根据网表文件、第一时序约束文件以及寄生参数文件进行静态时序分析以产生第一标准延迟文件和日志文件；透过第一脚本，根据所述日志文件判断是否发生设计规则违例；当判断所述设计规则违例发生时，透过所述第一脚本，产生违例组件列表，以及对应设计规则允许的最大设定值的第二时序约束文件；以及根据所述第二时序约束文件判断是否修正时序路径。
-
公开(公告)号：CN111965523B
公开(公告)日：2023-05-09
申请号：CN202010816547.4
申请日：2020-08-14
申请人： 上海兆芯集成电路有限公司
IPC分类号： G01R31/28 , G01R19/165
摘要： 一种芯片测试方法，包括获取第二芯片中第二电路模块的活性数值，依据第二电路模块的活性数值计算第二电路模块中电路单元的功耗；依据电路单元的功耗计算电路单元的电源电压降；以及判断电路单元的电源电压降是否满足签核标准，当电路单元的电源电压降不满足签核标准时，修正第二芯片。
-
公开(公告)号：CN105512381B
公开(公告)日：2019-08-09
申请号：CN201510875733.4
申请日：2015-12-03
申请人： 上海兆芯集成电路有限公司
IPC分类号： G06F17/50
摘要： 一种时钟延迟验证方法，包括:使用一约束文件，产生一第一时钟树综合规格文件，其中约束文件包括一实体电路中的多个时钟的描述；以及使用一电路设计文件以及第一时钟树综合规格文件，进行一第一时钟树综合验证模拟，以产生一第一综合后延迟时间值，其中电路设计文件包括实体电路的连接关系以及特征。
-
公开(公告)号：CN109326578A
公开(公告)日：2019-02-12
申请号：CN201811041795.5
申请日：2018-09-07
申请人： 上海兆芯集成电路有限公司
IPC分类号： H01L23/528 , G06F17/50
摘要： 本发明公开一种电源网络及其布线方法，该电源网络包括多个电源开关单元，设置于第一半导体层，该多个电源开关单元沿第一方向排成列，沿第二方向排成行。偶数行的该电源开关单元在该第一方向对齐于奇数行的该电源开关单元中相邻两个的水平间隔的中心点。偶数列的该电源开关单元在该第二方向对齐于奇数列的该电源开关单元中相邻两个的垂直间隔的中心点。该种电源网络还包括多条第二连接线，设置于第四半导体层，沿该第二方向延伸，该第二连接线以该电源开关单元中一个的宽度为间隔排布，其中该电源开关单元中一个的上下边缘分别与所述第二连接线中的相邻两条相连，以及该第一半导体层与该第四半导体层相交。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.037 秒)
