-
公开(公告)号：CN116388557A
公开(公告)日：2023-07-04
申请号：CN202310416211.2
申请日：2023-04-18
申请人： 上海华虹宏力半导体制造有限公司
发明人： 杨光军
摘要： 本发明公开了一种电荷泵控制电路，包括：主控制电路和辅助控制电路。主控制电路根据存储器的操作需求提供第一使能信号。辅助控制电路的第一输入端连接第一使能信号，辅助控制电路的第二输入端连接第二控制信号；辅助控制电路的输出端输出第二使能信号，第二使能信号连接到电荷泵的使能端。第二使能信号由辅助控制电路对第一使能信号和第二控制信号进行逻辑组合形成，第二控制信号用于在存储器的操作过程中会对操作产生过冲或噪声的时间段中使电荷泵非使能，以防止操作时产生过冲或噪声。本发明还提供一种电荷泵控制方法。本发明能减少操作过程中的电压过冲或噪声。
-
公开(公告)号：CN109859782B
公开(公告)日：2021-04-06
申请号：CN201910056313.1
申请日：2019-01-22
申请人： 上海华虹宏力半导体制造有限公司
发明人： 杨光军
摘要： 本发明公开了一种双分离栅闪存的参考电流产生方法，是用不少于两行的参考单元，奇数行和偶数行各取其中4个或者8个，甚至更多的单元做平均，选中奇数行存储单元时，用奇数行的参考单元产生参考电流；选中偶数行时，用偶数行的参考单元产生参考电流，这样就可以消除奇数行和偶数行的差别带来的误差。
-
公开(公告)号：CN110572027B
公开(公告)日：2020-11-24
申请号：CN201910821840.7
申请日：2019-09-02
申请人： 上海华虹宏力半导体制造有限公司
发明人： 杨光军
IPC分类号： H02M3/07
摘要： 本发明公开了一种电荷泵电路，电荷泵单元结构包括：升压电路单元，正压泵传输单元和负压泵传输单元；升压电路单元的输出端通过第一开关电路连接到正压泵传输单元的输入端以及通过第二开关电路连接到负压泵传输单元的输入端；擦除使能信连接到正负压泵传输单元的控制端，第一使能信号连接正压泵传输单元和第一开关电路的控制端，第二使能信号连接负压泵传输单元和第二开关电路的控制端；在擦除使能信号使能过程中，当第一使能信号使能时升压电路单元和正压泵传输单元组成正压电荷泵单元并输出单元正压信号以及当第二使能信号使能时，升压电路单元和负压泵传输单元组成负压电荷泵单元并输出单元负压信号。本发明能减少电路面积，提高芯片集成度。
-
公开(公告)号：CN111583975A
公开(公告)日：2020-08-25
申请号：CN202010248278.6
申请日：2020-04-01
申请人： 上海华虹宏力半导体制造有限公司
发明人： 杨光军
摘要： 本申请公开了一种灵敏放大器，涉及半导体集成电路领域。该灵敏放大器包括参考单元电路和存储单元电路；存储单元电路包括预定充电电路、钳位电路，预充电路连接电源电压，预充电电路与钳位电路连接，钳位电路连接存储器模块；参考单元电路包括参考电流源、参考钳位电路，参考电流源与参考钳位电路连接，参考钳位电路与参考单元连接；参考电流源与预充电电路连接，参考电流源为预充电电路提供参考电流；预充电电路中的开关管接收预充电控制信号，预充电电路用于根据预充电控制信号对存储器模块的位线进行充电，并在预充电过程中保持开关管的电流稳定；解决了现有灵敏放大器的预充电电路容易引入噪声的问题，达到了在预充电过程中减少噪声的效果。
-
公开(公告)号：CN111489779A
公开(公告)日：2020-08-04
申请号：CN202010300323.8
申请日：2020-04-16
申请人： 上海华虹宏力半导体制造有限公司
摘要： 本发明提供一种双分离栅闪存电路、存储装置及读取方法。所述双分离栅闪存电路包括存储单元和用来获取存储单元的读出电信号控制模块，存储单元包括与源电极连接的第一位线和与漏电极连接的第二位线，在执行读操作时，将第二位线预充到电源电压，并使控制模块电连接至第一位线的输出端来获取读出信号。所述双分离栅闪存电路在电源电压较小的场合也可以较方便地在存储单元源漏电极间形成满足读操作需要的电势差，进而对选中存储单元进行读操作。控制模块不需要专门设置NZ管来减少电压损耗，可以省掉一层光罩，节约闪存制作成本。本发明还提供一种包括上述双分离栅闪存电路的存储装置和一种利用上述双分离栅闪存电路的读取方法。
-
公开(公告)号：CN107749710B
公开(公告)日：2020-05-01
申请号：CN201711127702.6
申请日：2017-11-15
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H02M3/156
摘要： 本发明公开了一种LDO过冲保护电路及其实现方法，所述电路包括：低压差线性稳压电路，用于产生稳定的初始低电压输出Vo_pre；输出控制电路，用于在第二高压VD25的控制下将所述初始低电压输出Vo_pre转换为译码电路电源电压Vout，本发明实现了对LDO的输出进行过冲保护，避免译码电路出现可靠性问题。
-
公开(公告)号：CN105469823B
公开(公告)日：2019-10-25
申请号：CN201410465834.X
申请日：2014-09-12
申请人： 上海华虹宏力半导体制造有限公司
发明人： 杨光军
摘要： 本发明公开了一种存储器阵列，该存储器阵列包括多个基本单元阵、字线组及位线组，每个基本单元阵包括2×2个存储单元对，字线组包括字线WL 、第一控制栅线CG0 、第二控制栅线CG1 ，位线组包括位线BL 、BL 和BL ，该多个基本单元阵在列行方向依次由该位线组和字线组级联，各列的基本单元阵和其他列没有关联，本发明列方向每一组存储单元和其他组存储单元没有关联，读出时只要处理本组存储单元的电流即可，译码简单，适合Native卡的开发。
-
公开(公告)号：CN105609134B
公开(公告)日：2019-10-22
申请号：CN201511016853.5
申请日：2015-12-29
申请人： 上海华虹宏力半导体制造有限公司
发明人： 杨光军
摘要： 一种存储系统及编程、擦除和读取方法，存储系统包括：呈P行Q列排布的第一存储单元、P条第一字线、Q条第一位线、Q条第二位线和R条第一源线，P≥1，Q≥1，R≥1；位于第p行第q列的第一存储单元连接第q条第一位线，P≥p≥1，Q≥q≥1,位于第p+1行第q列的第一存储单元连接第q条第二位线；所述P行第一存储单元与所述P条第一字线一一对应连接，第s条第一字线和第s+1条第一字线连接在一起，s为奇数，P＞s≥1；P为偶数时R＝P/2，位于第a行和第a‑1行的第一存储单元均连接第a/2条第一源线，P≥a≥2，a为偶数；P为奇数时R＝(P+1)/2，位于第b行和第b‑1行的第一存储单元均连接第b/2条第一源线，P＞b≥2，b为偶数，位于第P行的第一存储单元连接第R条第一源线。
-
公开(公告)号：CN106057238B
公开(公告)日：2019-09-27
申请号：CN201610361512.X
申请日：2016-05-26
申请人： 上海华虹宏力半导体制造有限公司
发明人： 杨光军
摘要： 一种闪存单元的操作方法，闪存单元包括：第一和第二分栅闪存单元，第一分栅闪存单元的源极和漏极分别连接第一位线和第三位线，第二分栅闪存单元的源极和漏极分别连接第二位线和第三位线；第一和第二分栅闪存单元的第一控制栅相连并连接第一控制栅线，第一和第二分栅闪存单元的第二控制栅相连并连接第二控制栅线；第一和第二分栅闪存单元的字线栅相连并连接字线；操作方法包括：通过对第一位线、第三位线、字线、第一控制栅线、第二控制栅线的电压配置，选中第一分栅闪存单元的第一存储位，并使得所述第一存储位处于待读取或待编程状态；将第二位线浮空；对所述第一存储位进行读取或编程操作。本发明方案可以提高闪存单元的读或编程的效率。
-
公开(公告)号：CN105469826B
公开(公告)日：2019-09-17
申请号：CN201410465841.X
申请日：2014-09-12
申请人： 上海华虹宏力半导体制造有限公司
发明人： 杨光军
摘要： 本发明公开了一种快闪存储器及其控制方法，该快闪存储器包括一大扇区存储阵列及一小扇区存储阵列，该大扇区存储阵列和该小扇区存储阵列集成至同一存储阵列，该大扇区存储阵列包含列方向的N条位线、行方向的M条字线以及一条源线，该小扇区存储阵列列方向包含N条位线，从列方向将行方向的字线和源线分为n组，每组包含M/n条字线WL以及一条源线SL，行译码及电平位移电路通过字线驱动电路连接该M条字线，n个源上拉驱动电路分别通过该n条源线连接各组的存储单元，本发明通过去除小扇区源线下拉单元，使得在不浪费面积的情况下，实现位线对齐，小扇区的电流通过闲置的位线回流至地。
-
-
-
-
-
-
-
-
-
搜索结果
364 条记录 (耗时 0.046 秒)
