公开(公告)号：CN111624869A

公开(公告)日：2020-09-04

申请号：CN202010335962.8

申请日：2020-04-25

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 赵博 ,  宋克 ,  刘勤让 ,  沈剑良 ,  张霞 ,  陈艇 ,  李沛杰 ,  刘冬培 ,  张文建 ,  张丽

IPC分类号： G05B9/03

摘要： 本发明属于网络安全技术领域，特别涉及一种自动感知攻击行为方法、系统及以太网交换机，将交换机服务请求分发至响应模块，所述响应模块包含用于数据交互处理的主控制器和用于交互数据处理的辅助控制器，所述主控制器和辅助控制器两者采用软和/或硬件存在差异且功能等价的控制器结构；响应模块中两个控制器依据服务请求分别生成响应数据；对响应数据进行比对来判定交换机异常并通知管理员。本发明依据该两个控制器的响应结果自动感知识别交换机异常，方案简单，便于部署实施，通过对响应数据比对可以成功多种攻击方式并上报管理员，实现自动感知交换机控制器异常，且能够保证交换机的工作状态始终受控，进一步确保网络空间的安全性和稳定可靠性。

公开(公告)号：CN111555901A

公开(公告)日：2020-08-18

申请号：CN202010182318.1

申请日：2020-03-16

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 汤先拓 ,  邬江兴 ,  刘勤让 ,  沈剑良 ,  吕平 ,  陈艇 ,  宋克 ,  李沛杰 ,  刘冬培 ,  张丽

IPC分类号： H04L12/24 ,  H04L29/06 ,  G06F15/78

摘要： 本发明属于芯片配置网络技术领域，特别涉及一种灵活支持混合总线协议的芯片配置网络系统，包括配置网络主从接口、协议解析与地址映射模块和核心互连网络；在配置网络主从接口处分别增加协议解析与地址映射模块；所述协议解析与地址映射模块用于实现总线读写请求/读写响应地址与网络ID之间的转换，以及将不同总线协议的读写请求或读写响应按照统一的格式转化为数据包的形式并注入核心互连网络，或将从核心互连网络接收的数据包根据不同的总线协议转换为相应的总线信号时序。本发明可灵活支持相同或者不同总线协议的网络互连和协议桥接，大大降低芯片配置网络的设计复杂度和技术门槛，并兼具良好地可扩展性和重用性。

公开(公告)号：CN110381050A

公开(公告)日：2019-10-25

申请号：CN201910631864.6

申请日：2019-07-12

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 高琛 ,  张帆 ,  刘冬培 ,  沈剑良 ,  陈艇 ,  汪欣 ,  张文建 ,  虎艳宾 ,  张丽 ,  于洪

IPC分类号： H04L29/06 ,  H04L12/26 ,  H04L12/46 ,  H04L1/00

摘要： 本发明提供了数据包的多协议转化校验方法和装置，包括：交换芯片接收第一校验设备发送的第一数据包；从解析的第一数据包中提取源协议的包头信息和包内容信息；将源协议的包头信息转化为第二校验设备中目的协议的包头信息；将目的协议的包头信息和源协议的所述包内容信息进行封装，得到第二数据包；将第二数据包发送给第二校验设备，以使第二校验设备对第二数据包进行校验，生成校验结果；可以对数据包的包头信息及包内容信息进行双重检测，更加全面的检测协议转化后的数据包是否正确，从而提高验证效率和验证可信度。

公开(公告)号：CN117613048A

公开(公告)日：2024-02-27

申请号：CN202311545388.9

申请日：2023-11-20

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 赵豪兵 ,  李沛杰 ,  吕平 ,  虎艳宾 ,  张丽 ,  张霞 ,  陈艇 ,  董春雷

IPC分类号： H01L27/02 ,  G06F30/3953

摘要： 本发明涉及晶上系统设计技术领域，特别涉及一种晶上系统晶圆基板互连信息构建方法及系统，通过自动获取晶上系统芯粒的连接点列表，并将连接点列表中各芯粒连接点划分至相应连接点类型中；利用EDA工具对所需贴装芯粒连接点进行综合处理，获取芯粒互连信息文件；通过脚本自动设置互联信息顶层输入输出端口，以使连接点类型一中各连接点对应晶圆基板顶层的微凸点或底层的C4凸点；基于芯粒互连信息文件和顶层输入输出端口通过脚本对所需贴装芯粒自动实例化，以获取晶上系统晶圆基板互连信息。本发明通过脚本对各芯粒连接凹凸贴图信息的分类自动梳理，简化晶上系统晶圆基板互连信息文件设计的复杂度，提升其生成效率和准确性，能够适用于大规模集成、高密度互连的晶上系统晶圆基板设计。

公开(公告)号：CN113572486B

公开(公告)日：2022-06-24

申请号：CN202110731602.4

申请日：2021-06-29

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 张传波 ,  吕平 ,  刘勤让 ,  虎艳宾 ,  李沛杰 ,  张丽 ,  沈剑良 ,  张帆 ,  张文建 ,  丁瑞浩

IPC分类号： H04B1/04 ,  H04B1/16 ,  H04L69/18

摘要： 本发明提供一种具有低速SerDes接口的发送器、接收器及其电路设计方法。该发送器包括SerDes模拟电路和SerDes数字电路，SerDes数字电路包括：四分频模块，用于将SerDes模拟电路产生的SerDes并行数据发送时钟tx_clk_20t进行四分频产生控制器的并行数据发送时钟pma_tx_clk输入至协议控制器；异步FIFO模块，用于对来自协议控制器的数据进行跨异步读取；tx_data_repeat_gen模块，用于将异步FIFO模块读取的一个位宽为40bit的数据rd_data_40中的每一bit均重复发送一次，得到一个位宽为80bit的数据tx_data_80；位宽转换模块，用于对tx_data_repeat_gen模块输出的数据tx_data_80进行80bit到20bit的位宽转换；SerDes模拟电路，用于对位宽转换模块输出的数据进行并串转换处理，并通过其高速差分串行通道线TX_P/TX_N将数据发送出去；以及产生SerDes并行数据发送时钟tx_clk_20t。

公开(公告)号：CN110138505B

公开(公告)日：2022-03-25

申请号：CN201910247526.2

申请日：2019-03-29

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 张丽 ,  沈剑良 ,  李沛杰 ,  刘勤让 ,  刘冬培 ,  张霞 ,  陈艇 ,  赵博 ,  张文建 ,  董春雷

IPC分类号： H04L1/00 ,  H04L69/08 ,  H04L69/22

摘要： 本发明提供了一种异构协议转换的CRC计算方法及系统，涉及数据处理的技术领域，包括：获取初始待转换协议数据包；对初始待转换协议数据包进行解码操作，基于解码结果验证初始待转换协议数据包是否传输正确；若初始待转换协议数据包传输正确，则基于目标协议转换要求，对初始待转换协议数据包中的包头数据执行修改操作，得到中间待转换协议数据包，其中，修改操作包括以下至少一种：增加数据操作，删减数据操作，替换数据操作；计算中间待转换协议数据包的CRC校验值，并将CRC校验值更新至中间待转换协议数据包中，得到目标待转换协议数据包。解决了现有技术中在进行异构协议转换的CRC编码计算时，耗费时间较长，异构协议转换效率较低的技术问题。

公开(公告)号：CN110290105B

公开(公告)日：2022-01-21

申请号：CN201910390241.4

申请日：2019-05-10

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 刘冬培 ,  吕平 ,  沈剑良 ,  陈艇 ,  李沛杰 ,  赵博 ,  张丽 ,  高彦钊 ,  魏帅 ,  董春雷

IPC分类号： H04L69/08 ,  H04L43/18 ,  G06F11/36

摘要： 本发明提供了一种异构协议转换的验证平台和方法，包括：配置管理模块、包驱动模块、协议转换模块、参考模型和输出监测模块，配置管理模块用于对协议转换模块的工作参数和环境变量进行配置；包驱动模块用于将激励序列切分为源协议包，并将其转化为输入比特流，并将输入比特流转换成每个时钟周期对应的输入数据；协议转换模块用于对激励序列进行协议转换；参考模型从更高抽象层次实现异构协议转换类型的功能，将源协议的每个输入包转换为目标协议的包，得到预期输出包；输出监测模块用于对协议转换模块输出的数据进行采样，得到实际输出包，并将实际输出包与预期输出包进行字段比对。本发明解决了对异构协议转换的验证效率较低的技术问题。

公开(公告)号：CN110493310B

公开(公告)日：2021-09-10

申请号：CN201910646042.5

申请日：2019-07-17

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 陈艇 ,  刘勤让 ,  吕平 ,  李沛杰 ,  沈剑良 ,  刘冬培 ,  董春雷 ,  张文建 ,  汤先拓 ,  张丽

IPC分类号： H04L29/08 ,  H04L29/06 ,  H04L1/00

摘要： 本发明提供一种软件定义的协议控制器及方法。该协议控制器包括：链路层发送侧功能单元，用于对用户输入接口输入的数据包进行包缓存和管理、生成控制符、以及将数据包和控制符组合发送至PCS输入并行总线；链路接收侧功能单元，用于将PCS输入并行总线上的数据分离为控制符和数据包、以及按照协议规定将数据包输出至用户输出接口；链路层状态寄存器，用于存储协议控制器链路层的状态信息。该方法包括：接收用户输入接口输入的数据包进行包缓存和管理，并选择优先发送的数据包；生成控制符；将数据包和控制符发送至PCS输入并行总线；将数据分离为控制符和数据包；将接收的数据包输出至用户输出接口。本发明增加了通信接口的灵活性。

公开(公告)号：CN113110943A

公开(公告)日：2021-07-13

申请号：CN202110344052.0

申请日：2021-03-31

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 董春雷 ,  刘勤让 ,  沈剑良 ,  吕平 ,  陈艇 ,  李沛杰 ,  刘冬培 ,  张丽 ,  张文建 ,  虎艳宾

IPC分类号： G06F9/54 ,  G06F17/16

摘要： 本发明属于交换芯片技术领域，特别涉及一种软件定义交换结构及基于该结构的数据交换方法，用于适配信息系统中不同应用需求，该结构包含：通过共享缓存结构组成的第一级交换，与通过CrossBar矩阵组成的第二级交换，其中，第一级交换中的共享缓存结构设置有m*n个端口，该m*n个端口均分为n个端口组，每个端口组内共享输入缓存和输出缓存，端口组之间通过第二级交换中的CrossBar矩阵连接。本发明综合考虑共享缓存交换和CrossBar矩阵交换两种交换结构的优缺点，将二者优点结合起来，基于软件定义互连技术实现高吞吐低时延交换结构的可编程特性以及协议无关性，满足交换芯片在多种不同场景下的实际应用，具有较好的应用前景。

公开(公告)号：CN110572335A

公开(公告)日：2019-12-13

申请号：CN201910813277.9

申请日：2019-08-30

申请人： 中国人民解放军战略支援部队信息工程大学

发明人： 李沛杰 ,  吕平 ,  刘勤让 ,  沈剑良 ,  刘冬培 ,  陈艇 ,  张文建 ,  张丽 ,  董春雷 ,  张霞

IPC分类号： H04L12/933 ,  H04L12/935 ,  H04L12/861

摘要： 本发明提供一种低时延的交换芯片时钟域结构。该时钟域结构包括：依次连接的入口SerDes RX单元、第一CDC单元、入口端口RX、第二CDC单元、核心交换单元、第三CDC单元、出口端口TX、第四CDC单元和出口SerDes TX单元；第一CDC单元，用于将入口SerDes RX单元接收的数据的时钟域由SerDes RX时钟域跨到核心交换时钟域；SerDes RX时钟域指SerDes RX单元工作时的时钟域，核心交换时钟域指核心交换单元工作时的时钟域；入口端口RX、核心交换单元和出口端口TX工作时采用相同的时钟域；第四CDC单元，用于将出口端口TX输出的数据的时钟域由核心交换时钟域跨到SerDes TX时钟域；SerDes TX时钟域指出口SerDes TX单元工作时的时钟域。本发明旨在提供一种降低交换时延，便于芯片性能提升的通用交换芯片的时钟域架构。