多协议Serdes接口在不同协议通信要求的约束设计方法及系统

    公开(公告)号:CN118838861A

    公开(公告)日:2024-10-25

    申请号:CN202410813511.9

    申请日:2024-06-24

    IPC分类号: G06F13/42

    摘要: 本发明涉及多协议SerDes技术领域,尤其涉及一种多协议Serdes接口在不同协议通信要求的约束设计方法及系统,首先根据各协议的TX/RX CLK的频率要求,在Serdes同一个管脚上定义多个时钟,完成同一个Serdes管脚上所有支持协议对应的时钟定义;然后将Serdes IP内部定义的生成时钟全部删除掉,重新定义由Serdes内部时钟作为源时钟生成的各协议对应的生成时钟;其次定义Serdes外部不同协议对应的门控时钟为生成时钟;最后对Serdes同一个管脚上定义的多个协议对应的多个时钟设置set_clock_group‑physically_exclusive,避免对不同协议之间的时钟进行时序分析。本发明通过单一约束文件替代现有多个约束文件,减少了约束文件数量以及静态时序分析的运行次数,提高静态时序分析的工作效率。

    一种以太网链路级可靠传输的装置和方法

    公开(公告)号:CN116582220A

    公开(公告)日:2023-08-11

    申请号:CN202310503227.7

    申请日:2023-05-06

    摘要: 本发明提供一种以太网链路级可靠传输的装置和方法。该装置在以太网控制器中设置有链路层可靠传输控制模块,包括Frame ID封装单元,用于从报文缓存中接收数据帧,在该数据帧中增加Frame ID字段;发送选择单元,用于根据控制选择发送封装后的数据帧、缓存中的数据帧或者LRTF至MAC数据通路;重传缓存单元,用于缓存封装后的数据帧;接收选择单元,用于从MAC数据通路中接收以太网帧进行解析:若为数据帧,则发送至Frame ID检查和删除单元;若为LRTF,则发送至LRTF处理与生成单元;LRTF处理与生成单元,用于解析接收的LRTF并根据控制生成相应的LRTF;Frame ID检查和删除单元,用于从接收的数据帧中提取出Frame ID,并在删除该数据帧中Frame ID字段后,将该数据帧发送至报文缓存。

    自动感知攻击行为方法、系统及以太网交换机

    公开(公告)号:CN111624869B

    公开(公告)日:2023-03-28

    申请号:CN202010335962.8

    申请日:2020-04-25

    IPC分类号: G05B9/03

    摘要: 本发明属于网络安全技术领域,特别涉及一种自动感知攻击行为方法、系统及以太网交换机,将交换机服务请求分发至响应模块,所述响应模块包含用于数据交互处理的主控制器和用于交互数据处理的辅助控制器,所述主控制器和辅助控制器两者采用软和/或硬件存在差异且功能等价的控制器结构;响应模块中两个控制器依据服务请求分别生成响应数据;对响应数据进行比对来判定交换机异常并通知管理员。本发明依据该两个控制器的响应结果自动感知识别交换机异常,方案简单,便于部署实施,通过对响应数据比对可以成功多种攻击方式并上报管理员,实现自动感知交换机控制器异常,且能够保证交换机的工作状态始终受控,进一步确保网络空间的安全性和稳定可靠性。

    多协议控制器和多协议交换芯片

    公开(公告)号:CN110535788B

    公开(公告)日:2021-09-10

    申请号:CN201910628079.5

    申请日:2019-07-12

    IPC分类号: H04L12/931

    摘要: 本发明提供了一种多协议控制器和多协议交换芯片,涉及数据传输技术领域,该多协议控制器包括嵌入式现场可编程门阵列模块;该嵌入式现场可编程门阵列模块用于加载待支持协议的部分或全部控制逻辑。本发明实施例提供的多协议控制器和多协议交换芯片,应用嵌入式现场可编程门阵列(EFPGA)实现可编程的硬件控制电路,使得整体控制器可以通过外部加载的方式支持多种不同协议,提高了应用的灵活性;通过专用集成电路(ASIC)实现多协议之间的可复用逻辑,有效节省了电路占用面积,降低了功耗。

    一种低时延的交换芯片时钟域结构

    公开(公告)号:CN110572335B

    公开(公告)日:2021-07-23

    申请号:CN201910813277.9

    申请日:2019-08-30

    摘要: 本发明提供一种低时延的交换芯片时钟域结构。该时钟域结构包括:依次连接的入口SerDes RX单元、第一CDC单元、入口端口RX、第二CDC单元、核心交换单元、第三CDC单元、出口端口TX、第四CDC单元和出口SerDes TX单元;第一CDC单元,用于将入口SerDes RX单元接收的数据的时钟域由SerDes RX时钟域跨到核心交换时钟域;SerDes RX时钟域指SerDes RX单元工作时的时钟域,核心交换时钟域指核心交换单元工作时的时钟域;入口端口RX、核心交换单元和出口端口TX工作时采用相同的时钟域;第四CDC单元,用于将出口端口TX输出的数据的时钟域由核心交换时钟域跨到SerDes TX时钟域;SerDes TX时钟域指出口SerDes TX单元工作时的时钟域。本发明旨在提供一种降低交换时延,便于芯片性能提升的通用交换芯片的时钟域架构。