-
公开(公告)号：CN111244259B
公开(公告)日：2023-07-25
申请号：CN202010066840.3
申请日：2020-01-20
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种约瑟夫森结及超导量子干涉器件的制备方法，该约瑟夫森结的制备方法包括以下步骤：获取衬底；在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层；采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1‑1微米。本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区，能够实现亚微米约瑟夫森结的制备。
-
公开(公告)号：CN115951108A
公开(公告)日：2023-04-11
申请号：CN202211516548.2
申请日：2022-11-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R19/00
Abstract: 本发明涉及一种无并联电阻低温超导约瑟夫森结电流测量系统和方法，其中，系统包括测试杆，所述测试杆一端设置有电压端和电流端，另一端通过线缆与切换器相连；所述电压端和所述电流端均与样品相连；所述切换器通过同轴电缆与滤波器的输入端相连，所述滤波器的输出端分别与电流表和电压表相连，所述电流表和电压表通过数据线与计算机相连。本发明可以解决现有无并联电阻低温超导JJ电流Ic精度不够，不确定度过大的问题。
-
公开(公告)号：CN115915908A
公开(公告)日：2023-04-04
申请号：CN202211405962.6
申请日：2022-11-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导集成电路器件的制备方法，在形成第三绝缘材料层时，先在第三超导材料层表面沉积一定厚度的绝缘材料形成第三绝缘材料层，由于第三绝缘材料层的厚度较大，因此其易在凸角处形成鼓包；接着，采用离子束刻蚀的方法去除具有第一厚度的第三绝缘材料层，从而消除鼓包；最后，在上述结构表面重新沉积具有第一厚度的绝缘材料，最终获得具有平整表面的第三绝缘材料层。本发明提供的超导集成电路器件的制备方法解决了在形成厚度较大的绝缘材料层时易产生的鼓包的问题，从而有效改善了超导集成器件电感层的刻蚀残留问题，避免了层内金属连接时容易产生的短路问题；且本发明提供的超导集成电路器件的制备方法操作简单，大大提高了生产效率。
-
公开(公告)号：CN111244259A
公开(公告)日：2020-06-05
申请号：CN202010066840.3
申请日：2020-01-20
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种约瑟夫森结及超导量子干涉器件的制备方法，该约瑟夫森结的制备方法包括以下步骤：获取衬底；在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层；采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1-1微米。本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区，能够实现亚微米约瑟夫森结的制备。
-
公开(公告)号：CN115015309B
公开(公告)日：2025-04-18
申请号：CN202210879520.9
申请日：2022-07-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/2251 , G01N23/2202
Abstract: 本发明提供一种胶型侧壁形貌表征方法，该方法包括：提供待测样品，待测样品包括衬底与位于衬底上方的胶层，胶层中设有图形化的开口；于待测样品的预设区域进行切割以显露特征结构的纵截面；采用图像采集装置获取特征结构的纵截面图像与表面图像；基于表面图像获取待侧样品的特征尺寸，基于纵截面图像获取待侧样品的胶层厚度及开口的纵截面面积值，基于特征尺寸、胶层厚度及开口的纵截面面积值表征胶型侧壁形貌。本发明的胶型侧壁形貌表征方法基于常规图像采集装置测试即可实现，对图像测量的误差具有较高的宽容度；并且，能够实现对高深宽比胶型结构侧壁形貌的高效、准确的表征，能够直观反映各种特征尺寸、各种深宽比范围的胶型侧壁形貌。
-
Patent Agency Ranking
公开(公告)号：CN119023069A
公开(公告)日：2024-11-26
申请号：CN202310596040.6
申请日：2023-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01J1/44
Abstract: 本发明提供一种超导条带光子探测器本征暗计数抑制方法和装置，至少包括如下步骤：步骤一，确定表征本征暗计数率的因变量；所述本征暗计数率的因变量包括暗计数率阈值电流和暗计数率上升速率；步骤二，确定影响本征暗计数率的初始自变量；所述初始自变量至少包括工艺参数；步骤三，根据表征本征暗计数率的因变量和影响本征暗计数率的初始自变量构建所有SSPD器件的暗计数率数据集；步骤四，对所述初始自变量进行处理得到新自变量；步骤五，建立新自变量中每个元素的神经网络数学模型；步骤六，基于所述神经网络数学模型对现有SSPD器件的制备进行指导抑制本征暗计数率。通过本发明的抑制方法能够获得高探测效率、低暗计数率的实用化SSPD器件。
-
公开(公告)号：CN118265441A
公开(公告)日：2024-06-28
申请号：CN202211684019.3
申请日：2022-12-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种纳米约瑟夫森结及其超导器件与制作方法，包括以下步骤：提供一基底；依次形成下电极层、势垒层及上电极层于基底上，势垒层覆盖下电极层，上电极层覆盖势垒层；形成光刻胶层于上电极层的表面并图形化光刻胶层；基于图形化后的光刻胶层刻蚀上电极层；缩小图形化后的光刻胶层；以缩小后的光刻胶层为掩膜刻蚀上电极层以得到上电极；图形化刻蚀势垒层并去除光刻胶层；图形化刻蚀下电极层以得到下电极。本发明的制作方法能够克服光刻机的光刻极限，得到纳米级别的约瑟夫森结，并且在现有技术基础上不需要对掩膜版的设计作出变动，能够有效提升超导电路的集成度和工作频率和稳定性。
-
公开(公告)号：CN117976522A
公开(公告)日：2024-05-03
申请号：CN202410133740.6
申请日：2024-01-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027 , H01L21/3205
Abstract: 本发明提供一种纳米线宽金属图形的制作方法，包括：提供衬底，于衬底上形成电子束抗蚀剂层；图形化电子束抗蚀剂层形成开口，开口贯穿电子束抗蚀剂层，开口呈漏斗状，开口包括底垂直部及位于底垂直部上方的顶倾斜部；于电子束抗蚀剂层上形成金属层，金属层并形成于开口中，其中，金属层的厚度小于底垂直部的高度；采用剥离法去除电子束抗蚀剂层以及位于电子束抗蚀剂层上方的金属层。本发明的纳米线宽金属图形的制作方法中，采用电子束灰度曝光形成漏斗状的图形开口，一方面防止图形开口在沉积金属过程中过早封闭，减小金属图形的厚度偏差，另一方面避免电子束抗蚀剂层剥离后金属图形两侧残留毛刺，形成高质量的金属图形。
-
公开(公告)号：CN116568123A
公开(公告)日：2023-08-08
申请号：CN202310602718.7
申请日：2023-05-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导集成电路及其制备方法，在绝缘层生长时引入两步生长法，或进一步的在电感外侧形成支撑件以提供绝缘层生长的合适间距，从而填补图形之间的间隙，形成良好的台阶覆盖性，克服因台阶阴影效应导致的台阶缝隙金属沉积现象，不但能够有效提升超导集成电路的性能稳定性及可靠性，而且不需要沉积较厚的绝缘层，可缩短绝缘层制备的时间，降低制造成本。
-
公开(公告)号：CN114759894A
公开(公告)日：2022-07-15
申请号：CN202210507255.1
申请日：2022-05-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03H3/08
Abstract: 本发明提供一种基于电子束曝光的高性能高频声表面波器件的制备方法，在绝缘复合基底上进行表面增粘处理，可防止胶型结构移动或脱落，同时还可提升匀胶均匀性；选用双层胶体系，通过调控曝光剂量实现倒梯形结构制备，既有利于去胶剥离，提高剥离成品率，又可减少因薄膜断裂形成的胶体残留；在双层胶结构的表面形成导电层，可有效疏导电子束在曝光过程中的电荷积聚，避免形成微电场造成电子束定位误差和表面火花放电，保障设计图形的转移工艺能够有效的传递到胶体上；在显影及剥离过程中只需对双层胶进行显影及单次去胶，具有较高的生产效率。本发明具有工艺简单易用、产能高、重复性好、成品率高的优点，适用于批量制备。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.036 seconds)
