-
公开(公告)号：CN109786510A
公开(公告)日：2019-05-21
申请号：CN201910180996.1
申请日：2019-03-11
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L31/18 , H01L31/0216 , H01L31/077
摘要： 本发明涉及一种四元探测器的制备方法，包括提供外延片；以光刻胶为掩膜对外延片进行光刻，获得台面；采用直流反应磁控溅射的方法在台面上淀积氮化铝绝缘接触层，采用电感耦合等离子体化学气相沉积的方法在氮化铝绝缘接触层上淀积氮化硅钝化加固层，从而得到氮化铝和氮化硅双层薄膜；在氮化铝和氮化硅双层薄膜和台面上开刻电极窗口；在电极窗口中制作P型金属电极和N型金属电极，从而得到铟镓砷铋四元探测器。本发明还提供由上述的制备方法得到的铟镓砷铋四元探测器。本发明的氮化铝和氮化硅双层薄膜有效覆盖凸台的侧表面，提升绝缘钝化性能，降低了过渡到凸台的台阶处的漏电流的产生，进而大大提升了探测器的响应率和可靠性。
-
公开(公告)号：CN114171670A
公开(公告)日：2022-03-11
申请号：CN202111492417.0
申请日：2021-12-08
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种约瑟夫森结、超导电路及其制备方法，该方法通过对约瑟夫森结的下电极采用分步溅射沉积的方法，在制备超导材料层之前，先对不同条件下单次溅射薄膜的应力和粗糙度进行表征，得到不同溅射条件下薄膜应力和粗糙度的关系图；然后再选用合适的压/张应力的条件分步溅射薄膜，再对分步溅射的薄膜的应力和粗糙度进行表征，得到此条件下薄膜粗糙度和应力，从而同时对薄膜应力和粗糙度进行了调控，获得应力和粗糙度极好的条件，使多次溅射的超导薄膜上粗糙度降低，可在保证约瑟夫森结质量的前提下使后续形成的势垒材料层厚度得到有效降低，从而可在高临界电流密度下依然获得高质量的约瑟夫森结，突破现有临界电流密度越高质量越差的情况。
-
公开(公告)号：CN114188472A
公开(公告)日：2022-03-15
申请号：CN202111492420.2
申请日：2021-12-08
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种具有大电感层的超导电路及其制备方法，该超导电路包括：衬底；形成于衬底上的旁路电阻；形成于旁路电阻上的约瑟夫森结；形成于约瑟夫森结上的大电感层；形成于大电感层上的配线层；绝缘材料层，分别将旁路电阻、约瑟夫森结、大电感层及配线层电学隔离。该超导电路利用原配线层的中小电感设计中，再设计加入一层专门的大电感层应用于需要大电感的超导电路中，有效扩大了超导电路中的电感大小范围，拓宽了超导电路的应用场景，提高超导电路的集成度；另外，特定材料的大电感层同时还可以用作大电阻层，从而可进一步提升超导电路的集成度。
-
公开(公告)号：CN115915908A
公开(公告)日：2023-04-04
申请号：CN202211405962.6
申请日：2022-11-10
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种超导集成电路器件的制备方法，在形成第三绝缘材料层时，先在第三超导材料层表面沉积一定厚度的绝缘材料形成第三绝缘材料层，由于第三绝缘材料层的厚度较大，因此其易在凸角处形成鼓包；接着，采用离子束刻蚀的方法去除具有第一厚度的第三绝缘材料层，从而消除鼓包；最后，在上述结构表面重新沉积具有第一厚度的绝缘材料，最终获得具有平整表面的第三绝缘材料层。本发明提供的超导集成电路器件的制备方法解决了在形成厚度较大的绝缘材料层时易产生的鼓包的问题，从而有效改善了超导集成器件电感层的刻蚀残留问题，避免了层内金属连接时容易产生的短路问题；且本发明提供的超导集成电路器件的制备方法操作简单，大大提高了生产效率。
-
公开(公告)号：CN118265441A
公开(公告)日：2024-06-28
申请号：CN202211684019.3
申请日：2022-12-27
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种纳米约瑟夫森结及其超导器件与制作方法，包括以下步骤：提供一基底；依次形成下电极层、势垒层及上电极层于基底上，势垒层覆盖下电极层，上电极层覆盖势垒层；形成光刻胶层于上电极层的表面并图形化光刻胶层；基于图形化后的光刻胶层刻蚀上电极层；缩小图形化后的光刻胶层；以缩小后的光刻胶层为掩膜刻蚀上电极层以得到上电极；图形化刻蚀势垒层并去除光刻胶层；图形化刻蚀下电极层以得到下电极。本发明的制作方法能够克服光刻机的光刻极限，得到纳米级别的约瑟夫森结，并且在现有技术基础上不需要对掩膜版的设计作出变动，能够有效提升超导电路的集成度和工作频率和稳定性。
-
公开(公告)号：CN116568123A
公开(公告)日：2023-08-08
申请号：CN202310602718.7
申请日：2023-05-25
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种超导集成电路及其制备方法，在绝缘层生长时引入两步生长法，或进一步的在电感外侧形成支撑件以提供绝缘层生长的合适间距，从而填补图形之间的间隙，形成良好的台阶覆盖性，克服因台阶阴影效应导致的台阶缝隙金属沉积现象，不但能够有效提升超导集成电路的性能稳定性及可靠性，而且不需要沉积较厚的绝缘层，可缩短绝缘层制备的时间，降低制造成本。
-
公开(公告)号：CN109786510B
公开(公告)日：2020-11-10
申请号：CN201910180996.1
申请日：2019-03-11
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L31/18 , H01L31/0216 , H01L31/077
摘要： 本发明涉及一种四元探测器的制备方法，包括提供外延片；以光刻胶为掩膜对外延片进行光刻，获得台面；采用直流反应磁控溅射的方法在台面上淀积氮化铝绝缘接触层，采用电感耦合等离子体化学气相沉积的方法在氮化铝绝缘接触层上淀积氮化硅钝化加固层，从而得到氮化铝和氮化硅双层薄膜；在氮化铝和氮化硅双层薄膜和台面上开刻电极窗口；在电极窗口中制作P型金属电极和N型金属电极，从而得到铟镓砷铋四元探测器。本发明还提供由上述的制备方法得到的铟镓砷铋四元探测器。本发明的氮化铝和氮化硅双层薄膜有效覆盖凸台的侧表面，提升绝缘钝化性能，降低了过渡到凸台的台阶处的漏电流的产生，进而大大提升了探测器的响应率和可靠性。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.081 秒)