一种PCBA的质量检测装置及其使用方法

    公开(公告)号:CN116298413A

    公开(公告)日:2023-06-23

    申请号:CN202310178994.5

    申请日:2023-02-28

    摘要: 本发明公开一种PCBA的质量检测装置及其使用方法,包括操作台,所述操作台内部转动连接有转辊,所述转辊设置有两组,且两组转辊的表面通过输送皮带传动连接,所述操作台的表面固定有稳定框,所述稳定框的表面固定有电机二,所述电机二的输出轴贯穿稳定框,且电机二的输出轴与稳定框转动连接,所述稳定框内部及表面设置有清理组件、除尘组件、防护组件,所述防护组件包括:螺纹杆,所述螺纹杆转动连接在稳定框的内壁上,通过设置的防护组件,在夹板对PCBA夹紧时,限位杆与滑动杆进入链轮二内部,使得限位杆抵触链轮二内壁的卡齿内壁,进而使得链轮二继续转动,从而使螺纹杆停止转动,可以防止因为夹持力度过大造成对PCBA的损坏。

    FPGA接口模块及FPGA接口系统

    公开(公告)号:CN116204469A

    公开(公告)日:2023-06-02

    申请号:CN202310161960.5

    申请日:2023-02-24

    IPC分类号: G06F13/38 G06F13/42

    摘要: 本发明涉及FPGA技术领域,且公开了一种FPGA接口模块及FPGA接口系统,包括主FPGA芯片、从FPGA芯片,和时钟管理单元,所述主FPGA芯片包括第一发送与接收通路、主指挥模块以及反馈模块,所述从FPGA芯片包括第二发送与接收同通路、存储模块,所述时钟管理单元与第一发送与接收通路、第二发送与接收通路连接,实现对所述第一发送与接收通路、所述第二发送与接收通路的驱动,该FPGA接口模块及FPGA接口系统,通过对磁盘上的数据进行条带化,实现对数据成块存取,减少磁盘的机械寻道时间,提高了数据存取速度,通过对一个阵列中的几块磁盘同时读取,减少了磁盘的机械寻道时间,提高数据存取速度,通过镜像或者存储奇偶校验信息的方式,实现了对数据的冗余保护。

    一种FPGA单元及FPGA唤醒方法

    公开(公告)号:CN116149738A

    公开(公告)日:2023-05-23

    申请号:CN202310161963.9

    申请日:2023-02-24

    IPC分类号: G06F9/4401

    摘要: 本发明涉及FPGA技术领域,且公开了一种FPGA单元及FPGA唤醒方法,该FPGA单元包括FPGA、发送和接收单元、时钟管理单元,所述时钟管理单元还包括时钟恢复单元和时钟缓冲单元,所述时钟恢复单元的一端与所述发送与接收单元连接,所述时钟恢复单元的另一端与所述时钟缓冲单元的输入端连接,所述FPGA包括终端、指示模块、唤醒模块、紧急模块、储存模块、逻辑模块以及分析模块,所述终端负责统管下属所有模块,所述终端包括登录单元、读取单元,所述登录单元与逻辑模块直接连接,该FPGA单元及FPGA唤醒方法,通过设置的紧急模块,当唤醒模块发生故障,无法将信号数据发送,紧急模块直接介入,由紧急模块将信号数据发送,将FPGA唤醒,避免出现FPGA无法唤醒的状况发生。

    自适应块匹配滤波的红外小目标实时检测与跟踪方法

    公开(公告)号:CN115311470A

    公开(公告)日:2022-11-08

    申请号:CN202211186992.2

    申请日:2022-09-28

    摘要: 本发明涉及一种自适应块匹配滤波的红外小目标实时检测与跟踪方法,包括如下步骤:步骤1,基于探测器输入视频信号转换成数据流;步骤2,对所述数据流进行多路多尺度块匹配滤波,自适应选择最优滤波结果;步骤3,提取场景中目标特征,获取当前帧目标位置;步骤4,预测下一帧目标位置,通过预测位置和实际位置差异自适应调节目标置信度因子;步骤5,输出叠加目标位置信息的数字视频和模拟视频。本发明提供一种自适应块匹配滤波的红外小目标实时检测与跟踪方法,可以在目标明显场景下抑制背景干扰,在目标不明显场景下突显目标,提高目标与背景的对比度,实现红外小目标的检测与跟踪。

    新型集成电路失效分析检测方法
    16.
    发明公开

    公开(公告)号:CN115201231A

    公开(公告)日:2022-10-18

    申请号:CN202210831174.7

    申请日:2022-07-15

    IPC分类号: G01N23/04 G01N29/04

    摘要: 本发明涉及集成电路检测技术领域,且公开了新型集成电路失效分析检测方法,包括以下步骤:S1:对集成电路开封前检查,外观检查,X光检查,扫描声学显微镜检查;S2:开封显微镜检查;S3:对集成电路进行电性分析;S301:利用Emission显微镜技术,具有非破坏性和快速精准的特性,它使用光电子探测器来检测产生光电效应的区域,由于在硅片上产生缺陷的部位,通常会发生不断增长的电子‑‑空穴再结全而产生强烈的光子辐射;通过针对印刷电路板的不同分层处检测出分层原因,以方便后续贴装过程的改善复合板负压装置。

    PCB中器件引脚重新排列的信号网络调整方法

    公开(公告)号:CN114970437A

    公开(公告)日:2022-08-30

    申请号:CN202210895477.5

    申请日:2022-07-28

    摘要: 本发明涉及一种PCB中器件引脚重新排列的信号网络调整方法,包括:将需要调整引脚的第一器件侧引出的信号线与第二器件侧引出的信号线一一对齐;选取第一器件侧的信号线,获取第一器件侧的信号线信息;编辑该第一器件侧的信号线信息;选取第二器件侧的信号线,获取第二器件侧的信号线信息;编辑该第二器件侧的信号线信息;由编辑结果生成第一器件的引脚调整表;按照引脚调整表更改原理图,生成新的网络关系;将新的网络关系导入到PCB中,并将第一器件侧的信号线与第二器件侧对应的信号线连接上。本发明能够大大提升引脚调整效率,提高引脚调整的正确性,节省设计时间,缩短设计周期,降低生产成本,尤其对于引脚数量庞大的器件优势更明显。

    用于穿戴器具姿态确定的方法、装置和系统

    公开(公告)号:CN114519744B

    公开(公告)日:2022-06-21

    申请号:CN202210413749.3

    申请日:2022-04-20

    摘要: 本公开涉及用于穿戴器具姿态确定的方法、装置和系统,用于穿戴器具姿态确定的方法包括:获取针对视觉标记的第一图像和第二图像,其中视觉标记设置在穿戴器具上;分割第一图像和第二图像,以获得分别对应于视觉标记的第一前景区域和第二前景区域;确定针对第一前景区域的第一连通区域集合和针对第二前景区域的第二连通区域集合;计算对应于第一连通区域集合中的各个连通区域的第一质心点集合和对应于第二连通区域集合中的各个连通区域的第二质心点集合;以及基于第一质心点集合和第二质心点集合,确定穿戴器具的姿态。以此方式,可以消除穿戴器具姿态确定中的累积误差,提高测量精度。

    一种电路板模块堆叠的设计方法、集成电路板

    公开(公告)号:CN118741870A

    公开(公告)日:2024-10-01

    申请号:CN202410917305.2

    申请日:2024-07-10

    摘要: 本发明提供一种电路板模块堆叠的设计方法、集成电路板。设计方法包括如下步骤:电路板具有TOP面和BOTTOM面,并在TOP面焊接主要器件,BOTTOM面焊接低矮器件;弯插排针包括底部引脚和顶部直针,并将弯插排针穿设于电路板的至少相对两边上,底部引脚位于电路板的BOTTOM面,顶部直针位于电路板的TOP面;根据电路板的整体尺寸制作灌封模具,对电路板进行灌封,灌封后弯插排针底部引脚和顶部直针均对外裸露,作为预留对外信号线接口;根据灌封后的电路板的整体尺寸,设计PCB封装库;基于PCB封装库,对灌封后的电路板进行PCB封装,形成独立元器件;根据需求将独立元器件通过预留对外信号线接口堆叠焊接到集成电路板的任一面上。本发明提供的设计方法,将核心功能模块单独设计成一个模块,通过堆叠多个独立元器件实现功能扩展,方便拆卸和替换元器件。

    一种包含超高器件集成电路的贴装方法、集成电路板

    公开(公告)号:CN118434020A

    公开(公告)日:2024-08-02

    申请号:CN202410689150.1

    申请日:2024-05-30

    IPC分类号: H05K3/34 H05K1/18

    摘要: 本发明涉及一种包含超高器件集成电路的贴装方法、集成电路板。贴装方法包括如下步骤:在集成电路板的B面焊接低小器件;在集成电路板的T面焊接普高器件;根据超高器件的尺寸,计算按常规贴装方法贴装后集成电路板的最大高度和最大高度增加值;判断常规贴装方法是否满足要求,若满足,则按常规贴装方法贴装,若不满足,则在集成电路板上超高器件所在位置开设通孔,并将超高器件置于孔内,焊接超高器件;计算所述集成电路板贴装超高器件后的最大高度和最大高度增加值,并判断是否满足要求,若满足,则贴装完成,若不满足,则降低超高器件引脚的设置位置后重新贴装。本发明提供的集成电路板设计简单,通过这种方法贴装的PCBA,整体高度下降且外型美观。