-
公开(公告)号：CN116679994B
公开(公告)日：2023-10-31
申请号：CN202310899162.2
申请日：2023-07-21
申请人： 北京汤谷软件技术有限公司
IPC分类号： G06F9/4401 , G06F13/40
摘要： 本发明提供了应用于电数字数据处理领域的一种FPGA原型验证平台高效率接口配置方法，该接口配置方法通过采用JTAG菊花链拓扑和外连测试器的使用，然后在JTAG端口连接检查完成后，能够有效对接口传输的比特流文件进行频率验证，有效实现在接口配置时，根据频率验证数据对各JTAG端口进行频率调控和适应性的调节，以此保证接口配置的稳定性，提高接口对频率使得适应性，进而有效保证并行信号接口之间Path Skew的控制范围，有效降低数据采样的失败率，以此提高FPGA原型验证平台的稳定和开发效率，并且通过频率测试反馈，提高接口配置的适应性，以此保证接口配置的有效性，降低接口配置的反复测试频率，提高接口配置效率。
-
公开(公告)号：CN116679994A
公开(公告)日：2023-09-01
申请号：CN202310899162.2
申请日：2023-07-21
申请人： 北京汤谷软件技术有限公司
IPC分类号： G06F9/4401 , G06F13/40
摘要： 本发明提供了应用于电数字数据处理领域的一种FPGA原型验证平台高效率接口配置方法，该接口配置方法通过采用JTAG菊花链拓扑和外连测试器的使用，然后在JTAG端口连接检查完成后，能够有效对接口传输的比特流文件进行频率验证，有效实现在接口配置时，根据频率验证数据对各JTAG端口进行频率调控和适应性的调节，以此保证接口配置的稳定性，提高接口对频率使得适应性，进而有效保证并行信号接口之间Path Skew的控制范围，有效降低数据采样的失败率，以此提高FPGA原型验证平台的稳定和开发效率，并且通过频率测试反馈，提高接口配置的适应性，以此保证接口配置的有效性，降低接口配置的反复测试频率，提高接口配置效率。
-
公开(公告)号：CN116581097A
公开(公告)日：2023-08-11
申请号：CN202310841234.8
申请日：2023-07-11
申请人： 北京汤谷软件技术有限公司
IPC分类号： H01L23/367 , H01L23/04 , H01L23/10 , H01L23/473 , H05K1/18 , H01R12/71 , H01R13/639 , H01R33/74 , H05K1/02
摘要： 本申请公开了应用于芯片领域的一种多芯片间通信数据传输稳定的装置，该装置通过将多个芯片插在预先设计好传输接口的数据传输电路板上来进行多芯片间的数据传输，通过芯片有效提高数据传输电路板与芯片连接的稳定性，在芯片盖上填充冷却液对芯片进行降温，先利用定磁条和磁板的磁吸力进行初步的固定，再利用多个芯片工作产生的热量使形状记忆推杆变形将冷却液挤入到调节腔中，进而让动磁条下移突破隔磁片与磁板的磁吸进行进一步的固定，从而有效避免热胀冷缩作用让数据传输电路板和芯片连接不稳定而影响数据稳定的传输，实现多个芯片与数据传输电路板的稳定连接，有效避免受热胀冷缩的影响，从而有效提高多个芯片之间数据传输的稳定性。
-
公开(公告)号：CN115268568A
公开(公告)日：2022-11-01
申请号：CN202210924231.6
申请日：2022-07-31
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F1/08 , G06F1/12 , G06F30/347
摘要： 本申请公开了一种芯片FPGA原型验证时钟系统，包括：主控卡，业务卡，时钟卡，机箱；所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；所述时钟卡用于产生时钟信号可输入到至少一个主控卡，再有主控卡将时钟信号输入到至少一个业务卡；其中，所述主控卡和业务卡也可独立产生时钟信号。本申请提供的芯片FPGA原型验证时钟系统可以让芯片FPGA原型验证设备的多个业务卡在一个统一时钟信号调配下协同工作，同时支持不同的业务卡在不同的时钟信号调配下工作，方便多用户同时使用一个芯片FPGA原型验证设备，支持多用户同时使用，并且完全独立互不影响，由此可以实现多用户并发使用，最优化系统资源使用效率。
-
公开(公告)号：CN114781128A
公开(公告)日：2022-07-22
申请号：CN202210294933.0
申请日：2022-03-24
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F30/20 , G06K9/62 , G06F119/04
摘要： 本发明公开了一种利用人工智能技术的芯片寿命预测系统及方法，包括步骤S100：分别获取不同规格型号芯片在出厂前得到寿命数据时的仿真老化轨迹曲线；分别对不同芯片的仿真老化轨迹曲线进行使用时长划阶段处理；步骤S200：基于各芯片在不同使用时长阶段的老化特征值进行曲线拟合得到各芯片的老化特征值轨迹曲线；步骤S300：进行初始匹配判断得到匹配判断结果，匹配判断结果包括需对待测芯片进行寿命预测时长调整、不需对待测芯片进行寿命预测时长调整、需对待测芯片进行仿真老化轨迹曲线的重新匹配；步骤S400：对匹配判断结果进行校验；步骤S500：按照校验过的匹配判断结果对待测芯片进行寿命的匹配及预测。
-
公开(公告)号：CN114722754A
公开(公告)日：2022-07-08
申请号：CN202210275164.X
申请日：2022-03-19
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F30/347 , G06F113/18 , G06F115/02 , G06F115/12
摘要： 一种FPGA原型验证设备。本发明公开了一种FPGA原型验证设备，其包括以下模块：主控卡、业务卡、机箱；其中，所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；所述主控卡与所述业务卡之间可插拔连接；所述业务卡与所述业务卡之间可插拔连接。本发明提供的FPGA原型验证设备，主控卡和业务卡之间，业务卡也业务卡之间采用可插拔连接，实现FPGA原型验证设备模块化、开放式的可扩展架构，可以根据需要通过可插拔实现所述主控卡与所述业务卡之间的灵活连接，以及灵活扩展业务卡，根据不同的需求，快速搭建FPGA原型验证装置，从而实现了一个易于灵活扩展原型验证所需FPGA芯片数量的装置，节约了成本，增加了灵活性。
-
公开(公告)号：CN115269293B
公开(公告)日：2024-05-07
申请号：CN202210914015.3
申请日：2022-07-31
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F11/22 , G06F11/273 , G06F11/32
摘要： 本申请涉及计算机技术领域，具体而言，涉及一种基于芯片FPGA原型验证设备的互联接口测试方法，将芯片FPGA原型验证硬件设备与芯片FPGA原型验证软件终端进行连接，并将硬件设备上的待测试互联接口通过线缆相互连接，通过芯片FPGA原型验证软件终端进行网络设置和芯片配置，然后根据调试模块的控制按键进行互联接口的测试，根据芯片FPGA原型验证软件终端的指示灯进行互联接口测试结果信息的显示，最后采集汇总互联接口测试的结果。本申请通过芯片FPGA原型验证软件终端控制芯片FPGA原型验证设备测试，使得用户自己可以随时开始测试，并且一次测试即可发现很多互联接口是否存在问题，便于用户找到互联接口存在的问题，减少维修时间和成本。
-
公开(公告)号：CN114818560B
公开(公告)日：2024-02-13
申请号：CN202210224452.2
申请日：2022-03-07
申请人： 江苏汤谷智能科技有限公司 , 北京汤谷软件技术有限公司
IPC分类号： G06F30/3308
摘要： 本发明公开了一种基于仿真技术的芯片开发验证系统台，包括：验证组件获取模块、验证组件拆分模块、拆分单元关联性验证模块、拆分单元优先级划分模块、仿真信息匹配模块及芯片验证结果判定模块，所述验证组件获取模块根据待测芯片的所需验证的功能，获取各个的验证功能对应的验证组件，进行得到待测芯片对应的验证组件集合；所述验证组件拆分模块根据待测芯片对应的验证组件集合中各个验证组件在不同阶段获取的验证数据，将每个验证组件拆分成不同的拆分单元；所述拆分单元关联性验证模块获取待测芯片对应的验证组件集合中每个验证组件分别对应的各个拆分单元，判断获取的各个拆分单元之间是否存在关联关系。
-
公开(公告)号：CN116776798A
公开(公告)日：2023-09-19
申请号：CN202310752964.0
申请日：2023-06-25
申请人： 北京汤谷软件技术有限公司
IPC分类号： G06F30/347 , G06F30/394 , G06F30/398
摘要： 本申请涉及计算机技术领域，涉及一种高容量多2.5D FPGA引脚优化方法：步骤1：获取2.5D FPGA之间的连接关系和约束条件，包括2.5D FPGA包含的SLR、引脚连接线路及引脚连接线路数量，得到初始带约束条件连接网络；步骤2：计算任意两个2.5D FPGA的SLR之间的最小代价连线；步骤3：获取布线网络及其相应需要的SLR数量，将不同布线网络依距离从大到小排序；步骤4：将布线网络按照排序在约束条件下依次匹配最小代价连线；步骤5：布线网络全部连接，结束；存在布线网络无法连接，且达到一条或多条引脚连接线路容量上限，则将已满引脚连接线路设置为不可连接，重置带约束条件的连接网络，返回步骤2。在线长相似时，使用相同运行时间完成了约束条件下的布线计算，减少了延迟。
-
公开(公告)号：CN115017662B
公开(公告)日：2023-08-22
申请号：CN202210741991.3
申请日：2022-06-27
申请人： 江苏汤谷智能科技有限公司 , 北京汤谷软件技术有限公司
IPC分类号： G06F30/18 , G06F30/20 , G06F119/02
摘要： 本发明公开了一种全流程监控的数字电路设计IP管理系统，涉及计算机辅助技术领域。该系统包括电路设计模块，根据用户根据需求进行集成电路的电路和元件设计；设计需求配置模块，用于提供需求配置界面，根据用户操作配置电路的设计需求；设计方案模块，用于根据设计需求进行相应的参数设定以及创建集成电路设计方案；设计监控模块，用于对集成电路设计过程中电流、电压、电阻和功率进行数值监控，对集成电路的程序进行程序步骤设定，对设定的步骤进行数值控制；接线监控模块采集接线设备的通信数据；处理模块对通信数据进行管理和控制。本发明提供包括电路设计过程中的监控、优化以及后续的验证处理过程的全流程电路设计方案。
-
-
-
-
-
-
-
-
-
搜索结果
36 条记录 (耗时 0.043 秒)
