一种无损检测下的芯片质量的评估系统及方法

    公开(公告)号:CN115266743B

    公开(公告)日:2024-02-02

    申请号:CN202210533548.7

    申请日:2022-05-17

    IPC分类号: G01N21/95 G01N21/956

    摘要: 本发明公开了一种无损检测下的芯片质量的评估系统及方法,所述评估系统包括参照信息采集模块、评估信息获取模块和分析评估模块,所述参照信息采集模块预先采集合格芯片的图像信息作为参照信息,所述参照信息包括字符信息、表面信息和管脚信息,所述评估信息获取模块获取待检测芯片的图像为评估图像,对评估图像进行预处理得到待评估信息,所述待评估信息包括待评估字符、待评估表面和待评估管脚,所述分析评估模块对参照信息和待评估信息分析,评估待检测芯片质量是否合格,在评估待检测芯片存在不合格时,输出待检测芯片的不合格内容。

    一种芯片FPGA原型验证方法及系统

    公开(公告)号:CN114357916B

    公开(公告)日:2023-03-10

    申请号:CN202210029267.8

    申请日:2022-01-11

    IPC分类号: G06F30/33

    摘要: 本发明提供一种芯片FPGA原型验证方法及系统,涉及芯片FPGA原型验证领域,首先读取目标RTL设计代码,在所述RTL设计代码头部,设定宏定义数据,其次根据宏定义数据,生成第一模块文件列表,根据目标验证模块,在第一模块文件列表删除不是目标验证模块的模块,生成第二模块文件列表,然后只对第二模块文件列表中的模块进行功能和性能的验证,从而提高验证针对性,减少验证时间,增加验证灵活性,简化验证程序,提高芯片的FPGA原型验证阶段的效率,缩短芯片的研发周期。

    一种芯片FPGA原型验证时钟系统

    公开(公告)号:CN115268568A

    公开(公告)日:2022-11-01

    申请号:CN202210924231.6

    申请日:2022-07-31

    IPC分类号: G06F1/08 G06F1/12 G06F30/347

    摘要: 本申请公开了一种芯片FPGA原型验证时钟系统,包括:主控卡,业务卡,时钟卡,机箱;所述主控卡用于处理控制FPGA原型验证;所述业务卡包括FPGA芯片,用于执行原型验证;所述时钟卡用于产生时钟信号可输入到至少一个主控卡,再有主控卡将时钟信号输入到至少一个业务卡;其中,所述主控卡和业务卡也可独立产生时钟信号。本申请提供的芯片FPGA原型验证时钟系统可以让芯片FPGA原型验证设备的多个业务卡在一个统一时钟信号调配下协同工作,同时支持不同的业务卡在不同的时钟信号调配下工作,方便多用户同时使用一个芯片FPGA原型验证设备,支持多用户同时使用,并且完全独立互不影响,由此可以实现多用户并发使用,最优化系统资源使用效率。

    一种利用人工智能技术的芯片寿命预测系统及方法

    公开(公告)号:CN114781128A

    公开(公告)日:2022-07-22

    申请号:CN202210294933.0

    申请日:2022-03-24

    IPC分类号: G06F30/20 G06K9/62 G06F119/04

    摘要: 本发明公开了一种利用人工智能技术的芯片寿命预测系统及方法,包括步骤S100:分别获取不同规格型号芯片在出厂前得到寿命数据时的仿真老化轨迹曲线;分别对不同芯片的仿真老化轨迹曲线进行使用时长划阶段处理;步骤S200:基于各芯片在不同使用时长阶段的老化特征值进行曲线拟合得到各芯片的老化特征值轨迹曲线;步骤S300:进行初始匹配判断得到匹配判断结果,匹配判断结果包括需对待测芯片进行寿命预测时长调整、不需对待测芯片进行寿命预测时长调整、需对待测芯片进行仿真老化轨迹曲线的重新匹配;步骤S400:对匹配判断结果进行校验;步骤S500:按照校验过的匹配判断结果对待测芯片进行寿命的匹配及预测。

    一种FPGA原型验证设备
    16.
    发明公开

    公开(公告)号:CN114722754A

    公开(公告)日:2022-07-08

    申请号:CN202210275164.X

    申请日:2022-03-19

    摘要: 一种FPGA原型验证设备。本发明公开了一种FPGA原型验证设备,其包括以下模块:主控卡、业务卡、机箱;其中,所述主控卡用于处理控制FPGA原型验证;所述业务卡包括FPGA芯片,用于执行原型验证;所述主控卡与所述业务卡之间可插拔连接;所述业务卡与所述业务卡之间可插拔连接。本发明提供的FPGA原型验证设备,主控卡和业务卡之间,业务卡也业务卡之间采用可插拔连接,实现FPGA原型验证设备模块化、开放式的可扩展架构,可以根据需要通过可插拔实现所述主控卡与所述业务卡之间的灵活连接,以及灵活扩展业务卡,根据不同的需求,快速搭建FPGA原型验证装置,从而实现了一个易于灵活扩展原型验证所需FPGA芯片数量的装置,节约了成本,增加了灵活性。

    一种FPGA阵列结构及基于分部空间分段可编程时钟布线方法

    公开(公告)号:CN113901749A

    公开(公告)日:2022-01-07

    申请号:CN202111184649.X

    申请日:2021-10-11

    IPC分类号: G06F30/347

    摘要: 本发明公开了一种FPGA阵列结构及基于分部空间分段可编程时钟布线方法,属于可编程逻辑器件技术领域,解决了现有技术中查找表逻辑资源的密度偏低,配线资源少、不易精确控制时钟延时的问题。本发明通过将逻辑元件布置为紧密的多边形逻辑块,且12个多边形组成六边形结构,由六边形平铺成FPGA阵列结构;基于分部空间分段可编程时钟布线方法采用布线时钟、分配时钟、星型分配时钟,由布线时钟将时钟信号送至送至星型时钟,再由星型时钟通过鱼骨型时钟结构将时钟信号送至逻辑块。本发明为并FPGA提供新型阵列结构,使得元件布局密度高、配线资源增加、互联延时可以得到较好的控制。

    一种基于芯片FPGA原型验证设备的互联接口测试方法

    公开(公告)号:CN115269293B

    公开(公告)日:2024-05-07

    申请号:CN202210914015.3

    申请日:2022-07-31

    摘要: 本申请涉及计算机技术领域,具体而言,涉及一种基于芯片FPGA原型验证设备的互联接口测试方法,将芯片FPGA原型验证硬件设备与芯片FPGA原型验证软件终端进行连接,并将硬件设备上的待测试互联接口通过线缆相互连接,通过芯片FPGA原型验证软件终端进行网络设置和芯片配置,然后根据调试模块的控制按键进行互联接口的测试,根据芯片FPGA原型验证软件终端的指示灯进行互联接口测试结果信息的显示,最后采集汇总互联接口测试的结果。本申请通过芯片FPGA原型验证软件终端控制芯片FPGA原型验证设备测试,使得用户自己可以随时开始测试,并且一次测试即可发现很多互联接口是否存在问题,便于用户找到互联接口存在的问题,减少维修时间和成本。

    一种基于仿真技术的芯片开发验证系统台

    公开(公告)号:CN114818560B

    公开(公告)日:2024-02-13

    申请号:CN202210224452.2

    申请日:2022-03-07

    IPC分类号: G06F30/3308

    摘要: 本发明公开了一种基于仿真技术的芯片开发验证系统台,包括:验证组件获取模块、验证组件拆分模块、拆分单元关联性验证模块、拆分单元优先级划分模块、仿真信息匹配模块及芯片验证结果判定模块,所述验证组件获取模块根据待测芯片的所需验证的功能,获取各个的验证功能对应的验证组件,进行得到待测芯片对应的验证组件集合;所述验证组件拆分模块根据待测芯片对应的验证组件集合中各个验证组件在不同阶段获取的验证数据,将每个验证组件拆分成不同的拆分单元;所述拆分单元关联性验证模块获取待测芯片对应的验证组件集合中每个验证组件分别对应的各个拆分单元,判断获取的各个拆分单元之间是否存在关联关系。