-
-
公开(公告)号：CN106856425A
公开(公告)日：2017-06-16
申请号：CN201611255797.5
申请日：2016-12-29
申请人： 中国科学院微电子研究所
CPC分类号： H04L1/0059 , H03M13/2957 , H03M13/6525 , H04L1/0064 , H04L1/0071
摘要： 本发明公开了一种用于长期演进的turbo译码器，包括数据分组单元、分支度量计算单元、状态度量计算单元、存储单元、计算单元、RAM和交织单元，其中状态度量计算单元包括两个寄存器，实现了前向状态度量和后向状态度量的分开、并行计算，缩短了关键路径，提高了译码速度和精度。同时，本发明还提供了一种用于长期演进的turbo译码器的工作方法。
-
公开(公告)号：CN106817198A
公开(公告)日：2017-06-09
申请号：CN201710030069.2
申请日：2017-01-16
申请人： 中国科学院微电子研究所
CPC分类号： H04L1/0057 , H03M13/2732 , H03M13/2957 , H03M13/6525 , H04L1/0059 , H04L1/0066 , H04L1/0071
摘要： 本发明公开了一种应用于LTE系统的turbo译码器的交织解交织设计方案。首先对译码数据进行如下处理，根据不同编码数据长度对接收数据进行分组，每一组数据分别进行处理，最多16路数据并行处理，这样能够大大减少译码时间，提高译码的吞吐率。交织解交织技术用于数据读取和写入。交织变换利用列地址变换读取数据，然后利用行映射完成交织。解交织变换利用行逆映射改变行数据变换，利用列地址变换，写入数据完成解交织变换。本发明利用行数据之间的相互关系，通过移位寄存器确定交织与解交织的行变换。相对于现有技术，只计算几个关键数据，不用单独计算每行数据映射表，节省了资源，节约了功耗。
-
公开(公告)号：CN106788899A
公开(公告)日：2017-05-31
申请号：CN201611254047.6
申请日：2016-12-29
申请人： 中国科学院微电子研究所
IPC分类号： H04L1/00
CPC分类号： H04L1/0059 , H04L1/004
摘要： 一种高可靠的Turbo译码器后向边界初始化方法，包括：同时结合训练序列和迭代之间边界传递的方法，将第k‑1次迭代时的第i个译码窗口起始位置的β边界值进行存储，在第k次迭代时将上一次迭代时第i个窗口起始位置的β边界值传递给第i‑2个译码窗口对应的训练窗口作为其β边界初始值，通过训练窗口的后向递归计算产生第i‑2个译码窗口的β边界初始值，其中i≥3。本发明可适用于多种通信标准，且同时结合了训练序列和迭代之间的边界传递，相对于现有方案，在高码率下可以使用更小的滑动窗窗口实现同样的性能，而且在并行译码架构下，可以大量的减少存储状态度量信息的存储器开销。
-
公开(公告)号：CN106685499A
公开(公告)日：2017-05-17
申请号：CN201611222501.X
申请日：2016-12-26
申请人： 中国科学院微电子研究所
IPC分类号： H04B7/0456 , H04B7/06 , H04B7/08 , H04L5/00
摘要： 本发明提供了一种下行发射机系统及工作方法，用于支持两路码字在双天线信道中的传输，包括处理模块、层映射模块、预编码模块和资源映射模块。处理模块对输入的两路码字进行一路码字方向的分时串行处理，得到码字串行数据流；层映射模块对所述码字串行数据流进行分层处理，输出两层数据流；预编码模块，用于将所述两层数据流进行预处理并分配至不同天线端口；资源映射模块，用于将所述两层数据流进行存储、读取以及相加操作。本发明硬件开销小、控制简单、通用性好、扩展性强，支持下行信道传输，支持协议规定的双天线多种传输模式，同时兼容单天线传输模式。
-
公开(公告)号：CN102065048B
公开(公告)日：2014-07-02
申请号：CN200910237836.2
申请日：2009-11-11
申请人： 中国科学院微电子研究所
IPC分类号： H04L27/26
摘要： 本发明公开了一种OFDM帧同步、频率同步、符号细同步联合估计方法，对接收端的基带数据序列并行进行小点数长度的自相关运算和大点数长度的自相关运算；实时并行的通过小点数自相关峰值和大点数自相关峰值确定联合确定帧同步位置，并根据小点数自相关峰值和大点数自相关峰值计算整数倍频偏估计粗值和小数倍频偏估计粗值；将整数倍频偏估计粗值和小数倍频偏估计粗值通过频偏取值判决器估算出最终频偏检测值；根据估算出的最终频偏检测值，对基带数据序列进行频偏校正；对校正后的基带数据序列与本地数据序列进行互相关，通过互相关峰值确定准确的符号细同步位置。本发明解决了传统的时频联合估计方法中系统测度函数硬件设计复杂的矛盾。
-
公开(公告)号：CN102064835B
公开(公告)日：2014-01-29
申请号：CN200910237834.3
申请日：2009-11-11
申请人： 中国科学院微电子研究所
IPC分类号： H03M13/11
摘要： 本发明公开了一种适用于准循环LDPC译码的译码器，包含：控制单元、地址产生单元、信道值存储单元、交互信息存储单元、矩阵值存储单元、变量节点处理单元、校验节点处理单元、选择单元和输出单元。控制单元根据输入的状态和参数产生合适的控制信号，来协调译码器各个模块的迭代译码处理。本发明提供的译码器采用了交互信息存储单元的最小化设计策略，交互信息存储单元与基矩阵非空值一一对应原则，最大程度减少了存储器的开销。校验节点处理单元采用了一种偏置最小项算法降低实现复杂度，通过合适的偏置量来提高译码性能，同时可利用层次化的方法来构造出任何度数的校验节点处理单元，适用于规则和非规则的LDPC码。
-
公开(公告)号：CN102111367B
公开(公告)日：2013-04-03
申请号：CN200910312115.3
申请日：2009-12-24
申请人： 中国科学院微电子研究所
IPC分类号： H04L27/26
摘要： 本发明涉及一种单时钟多速率的OFDM发射装置结构，属于无线通信技术领域。所述OFDM发射装置结构包括发射控制状态机模块、扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、只读存储器模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块、数模转换模块和射频发射模块；除射频发射模块外，其他模块均共用同一时钟。本发明OFDM发射装置结构是利用单时钟实现了无数据冲突的多数据速率处理，避免了多时钟域处理的问题，并且采用并行处理的方式实现了发射装置发射过程零时间延迟，结构简单；同时相对于传统的设计方法，本发明在更少的硬件开销下增强了多速率OFDM发射装置的稳定性。
-
公开(公告)号：CN102739261A
公开(公告)日：2012-10-17
申请号：CN201110087983.3
申请日：2011-04-08
申请人： 中国科学院微电子研究所
IPC分类号： H03M13/41
摘要： 本发明公开了一种多相加比选前向回溯Viterbi译码器包括分支度量单元、多相加比选单元、路径度量存储单元及前向回溯幸存路径存储单元；所述分支度量单元从接收到的信道符号中计算分支度量值；根据本发明提供的用于WLANMIMO-OFDM系统多相加比选前向回溯Viterbi译码器，通过增加少量减法器和选择器来实现加比选按照奇数和偶数状态多相处理，减少近40%运算逻辑。另外将RE法思想引入到回溯算法中，采用前向回溯处理方式减小了译码延时，并减少存储器块的个数和读写存储器次数，与传统后向回溯比，可减小25%的译码延时。
-
-
-
-
-
-
-
-
-
搜索结果
127 条记录 (耗时 0.094 秒)
