-
公开(公告)号：CN102739589B
公开(公告)日：2015-10-28
申请号：CN201110087590.2
申请日：2011-04-08
申请人： 中国科学院微电子研究所
摘要： 本发明涉及无线局域网通信领域，具体涉及一种用于无线局域网通信系统的补码键控调制装置及方法。所述装置包括输入符号产生器、码字映射符产生器、DQPSK调制器、并串转换器、I/Q映射恢复器及I/Q交换输出器；输入符号产生器与所述码字映射符产生器以及DQPSK调制器相连，码字映射符产生器与并串转换器、I/Q映射恢复器以及I/Q交换输出器依次相连，DQPSK调制器与I/Q交换输出器连接。本发明还提供一种用于无线局域网通信系统的补码键控调制方法。本发明使基本CCK基本码字存储方法最优化，并以映射符的表征形式进一步简化设计；I/Q两路数据交换的设计，避免了复数乘法器的使用，进一步节约了硬件资源。
-
公开(公告)号：CN102739589A
公开(公告)日：2012-10-17
申请号：CN201110087590.2
申请日：2011-04-08
申请人： 中国科学院微电子研究所
摘要： 本发明涉及无线局域网通信领域，具体涉及一种用于无线局域网通信系统的补码键控调制装置及方法。所述装置包括输入符号产生器、码字映射符产生器、DQPSK调制器、并串转换器、I/Q映射恢复器及I/Q交换输出器；输入符号产生器与所述码字映射符产生器以及DQPSK调制器相连，码字映射符产生器与并串转换器、I/Q映射恢复器以及I/Q交换输出器依次相连，DQPSK调制器与I/Q交换输出器连接。本发明还提供一种用于无线局域网通信系统的补码键控调制方法。本发明使基本CCK基本码字存储方法最优化，并以映射符的表征形式进一步简化设计；I/Q两路数据交换的设计，避免了复数乘法器的使用，进一步节约了硬件资源。
-
公开(公告)号：CN101902303A
公开(公告)日：2010-12-01
申请号：CN200910085920.7
申请日：2009-05-27
申请人： 中国科学院微电子研究所
摘要： 本发明公开了一种实现交织与解交织复用的装置及方法，属于无线通信技术领域。该方法实现了收发机中交织与解交织的置换存储RAM、地址产生装置以及数据控制装置的复用。主要设计技术包括利用交织第一次置换的生成序列作为写地址，利用解交织的第一、二次置换的生成序列作为读地址，以及通过控制地址请求信号达到读、写地址互换。本发明提出一种基于加法器及循环移位寄存器的地址产生装置结构，消除了地址产生所需的所有乘法、除法以及取模运算。利用本发明可设计出高吞吐率、低硬件开销、低功耗的交织与解交织装置，适用于IEEE 802.11n/a/g，802.16d/e以及HiperLAN/2等标准。
-
公开(公告)号：CN102064835B
公开(公告)日：2014-01-29
申请号：CN200910237834.3
申请日：2009-11-11
申请人： 中国科学院微电子研究所
IPC分类号： H03M13/11
摘要： 本发明公开了一种适用于准循环LDPC译码的译码器，包含：控制单元、地址产生单元、信道值存储单元、交互信息存储单元、矩阵值存储单元、变量节点处理单元、校验节点处理单元、选择单元和输出单元。控制单元根据输入的状态和参数产生合适的控制信号，来协调译码器各个模块的迭代译码处理。本发明提供的译码器采用了交互信息存储单元的最小化设计策略，交互信息存储单元与基矩阵非空值一一对应原则，最大程度减少了存储器的开销。校验节点处理单元采用了一种偏置最小项算法降低实现复杂度，通过合适的偏置量来提高译码性能，同时可利用层次化的方法来构造出任何度数的校验节点处理单元，适用于规则和非规则的LDPC码。
-
公开(公告)号：CN102111367B
公开(公告)日：2013-04-03
申请号：CN200910312115.3
申请日：2009-12-24
申请人： 中国科学院微电子研究所
IPC分类号： H04L27/26
摘要： 本发明涉及一种单时钟多速率的OFDM发射装置结构，属于无线通信技术领域。所述OFDM发射装置结构包括发射控制状态机模块、扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、只读存储器模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块、数模转换模块和射频发射模块；除射频发射模块外，其他模块均共用同一时钟。本发明OFDM发射装置结构是利用单时钟实现了无数据冲突的多数据速率处理，避免了多时钟域处理的问题，并且采用并行处理的方式实现了发射装置发射过程零时间延迟，结构简单；同时相对于传统的设计方法，本发明在更少的硬件开销下增强了多速率OFDM发射装置的稳定性。
-
公开(公告)号：CN102739261A
公开(公告)日：2012-10-17
申请号：CN201110087983.3
申请日：2011-04-08
申请人： 中国科学院微电子研究所
IPC分类号： H03M13/41
摘要： 本发明公开了一种多相加比选前向回溯Viterbi译码器包括分支度量单元、多相加比选单元、路径度量存储单元及前向回溯幸存路径存储单元；所述分支度量单元从接收到的信道符号中计算分支度量值；根据本发明提供的用于WLANMIMO-OFDM系统多相加比选前向回溯Viterbi译码器，通过增加少量减法器和选择器来实现加比选按照奇数和偶数状态多相处理，减少近40%运算逻辑。另外将RE法思想引入到回溯算法中，采用前向回溯处理方式减小了译码延时，并减少存储器块的个数和读写存储器次数，与传统后向回溯比，可减小25%的译码延时。
-
-
公开(公告)号：CN102111367A
公开(公告)日：2011-06-29
申请号：CN200910312115.3
申请日：2009-12-24
申请人： 中国科学院微电子研究所
IPC分类号： H04L27/26
摘要： 本发明涉及一种单时钟多速率的OFDM发射装置结构，属于无线通信技术领域。所述OFDM发射装置结构包括发射控制状态机模块、扰码模块、编码模块、交织模块、映射模块、插导频模块、快速傅里叶逆变换模块、只读存储器模块、加保护间隔与加窗模块、双端口随机存储器模块、成帧插值模块、滤波模块、数模转换模块和射频发射模块；除射频发射模块外，其他模块均共用同一时钟。本发明OFDM发射装置结构是利用单时钟实现了无数据冲突的多数据速率处理，避免了多时钟域处理的问题，并且采用并行处理的方式实现了发射装置发射过程零时间延迟，结构简单；同时相对于传统的设计方法，本发明在更少的硬件开销下增强了多速率OFDM发射装置的稳定性。
-
公开(公告)号：CN102064835A
公开(公告)日：2011-05-18
申请号：CN200910237834.3
申请日：2009-11-11
申请人： 中国科学院微电子研究所
IPC分类号： H03M13/11
摘要： 本发明公开了一种适用于准循环LDPC译码的译码器，包含：控制单元、地址产生单元、信道值存储单元、交互信息存储单元、矩阵值存储单元、变量节点处理单元、校验节点处理单元、选择单元和输出单元。控制单元根据输入的状态和参数产生合适的控制信号，来协调译码器各个模块的迭代译码处理。本发明提供的译码器采用了交互信息存储单元的最小化设计策略，交互信息存储单元与基矩阵非空值一一对应原则，最大程度减少了存储器的开销。校验节点处理单元采用了一种偏置最小项算法降低实现复杂度，通过合适的偏置量来提高译码性能，同时可利用层次化的方法来构造出任何度数的校验节点处理单元，适用于规则和非规则的LDPC码。
-
公开(公告)号：CN101882970A
公开(公告)日：2010-11-10
申请号：CN200910083505.8
申请日：2009-05-06
申请人： 中国科学院微电子研究所
摘要： 本发明公开了一种多模式的交织与解交织地址生成方法及装置，属于无线通信技术领域。该方法在交织与解交织过程中进行三次数据置换，采用置换合并的方式，具体包括：将交织过程的第二次数据置换操作合并到第一次置换的行顺序写地址中；将交织过程的第三次数据置换操作合并到第一次置换的列顺序读地址中；一次数据写、读操作完成交织与解交织过程的三次置换。本发明有效解决了无线通信系统中多模式的交织与解交织开销大、配置不灵活的问题，可用于IEEE 802.11n/a/g，802.16d/e以及HiperLAN/2等标准中的交织器与解交织器设计，具有很好的参考和实用价值。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.041 秒)
