公开(公告)号：CN102931237B

公开(公告)日：2015-07-22

申请号：CN201210381165.9

申请日：2012-10-10

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  单婵 ,  曹菲 ,  邵雷

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L29/7827

Abstract: 本发明提供的是一种垂直非对称环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101，漏区111位于器件的最低端；在衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。本发明本提供一种有效抑制短沟道效应的作用的垂直非对称环栅MOSFET结构，还提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直非对称环栅MOSFET的制造方法。

公开(公告)号：CN102624397B

公开(公告)日：2014-12-17

申请号：CN201210077500.6

申请日：2012-03-22

Applicant: 哈尔滨工程大学

Inventor： 刘云涛 ,  邵雷 ,  高松松

IPC: H03M3/02

Abstract: 本发明属于MEMS惯性器件领域，具体涉及一种电容式微加速度计数字输出的全差分数字加速度计接口电路系统。本发明包括驱动信号产生部、全差分电荷积分器、全差分后级放大器、全差分前置补偿器、相关双采样与采样保持电路、全差分电学积分器、1位动态比较器、1位数模转换器和1位静电力反馈，本发明提高了加速度计系统线性度，有效降低了模数转换的量化噪声，抑制了零点漂移，减小了开关电荷注入和衬底噪声产生的共模干扰，提高了电源抑制比，减小了谐波失真。

公开(公告)号：CN104184478A

公开(公告)日：2014-12-03

申请号：CN201410386730.X

申请日：2014-08-07

Applicant: 哈尔滨工程大学

Inventor： 刘云涛 ,  邵雷 ,  高松松

IPC: H03M3/02

Abstract: 本发明提供的是一种互补共源共栅反相器及增量Sigma-Delta模数转换电路。由二阶ΣΔ调制器(101)、降采样滤波器(102)、时钟信号产生电路(103)和低压-高压转换器(104)构成，二阶ΣΔ调制器(101)中的带复位端的开关电容积分器中包括互补共源共栅反相器，所述互补共源共栅反相器包括第一PMOS1管和第一NMOS1管，在第一PMOS1管和第一NMOS1管之间串联第二NMOS2管和第二PMOS2管，第二NMOS2管在上，第二NMOS2管的栅端接电源电压VDD，第二PMOS2管在下，第二PMOS2管栅端接地GND。本发明的ADC具有极低的功耗和可在低电源电压下工作的特点，适用于便携式仪器和测量等领域中。

公开(公告)号：CN102148256B

公开(公告)日：2013-03-06

申请号：CN201110067484.8

申请日：2011-03-21

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  兰昊 ,  曹菲 ,  刘云涛 ,  邵雷

IPC: H01L29/78 ,  H01L29/51 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明提供的是一种栅增强功率半导体场效应晶体管。包括漏区(201)、漂移区(202)、介质层(203)、分裂栅(204)、栅电极(205)、n+层(206)、源电极(207)、沟道区(208)，介质层(203)的K值是按一定规律分布的，即K值按照从源极到漏极方向越来越小。本发明通过用K值按照一定规律分布的介质层代替原来的侧氧结构，在不牺牲器件耐压的前提下，降低漏-源导通电阻。本发明与常规MOSFET工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。

公开(公告)号：CN102931237A

公开(公告)日：2013-02-13

申请号：CN201210381165.9

申请日：2012-10-10

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  单婵 ,  曹菲 ,  邵雷

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L29/7827

Abstract: 本发明提供的是一种垂直非对称环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101，漏区111位于器件的最低端；在衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。本发明本提供一种有效抑制短沟道效应的作用的垂直非对称环栅MOSFET结构，还提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直非对称环栅MOSFET的制造方法。

公开(公告)号：CN102903640A

公开(公告)日：2013-01-30

申请号：CN201210407267.3

申请日：2012-10-23

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  包梦恬 ,  曹菲 ,  邵雷

IPC: H01L21/336

Abstract: 本发明提供的是一种利用牺牲层的SOI MOSFET体接触形成方法。包括在底层半导体衬底（1）上淀积隐埋SiO2层（2），在隐埋SiO2层（2）上淀积SiGe掩蔽膜（3）；第一次刻蚀露出隐埋SiO2层（2）；第二次刻蚀保留SiGe掩蔽膜（3）右侧面积大的隐埋SiO2层（2）；外延生长顶层硅膜（5）；生长栅氧化层（7），淀积多晶硅栅（8）；第三次刻蚀去除未涂胶部分的顶层硅膜（5）；第四次横向刻蚀去除保留的SiGe掩蔽膜（3a）；外延生长补全顶层硅膜（5），P+离子注入，淀积金属电极。本发明提供一种减少掩膜版使用，简化制作工艺流程，降低制作成本的利用牺牲层的SOI MOSFET体接触形成方法。

公开(公告)号：CN102208456A

公开(公告)日：2011-10-05

申请号：CN201110129276.6

申请日：2011-05-18

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  李婷 ,  曹菲 ,  邵雷 ,  刘云涛

IPC: H01L29/872 ,  H01L29/06

CPC classification number: H01L29/872

Abstract: 本发明提供的是一种叠置P+-P结势垒控制肖特基二极管。包括N+衬底区(100)、N型漂移区(101)、叠置P+-P结构P+部分(102)、阳极电极(104)、阴极电极(105)、二氧化硅层(106)、肖特基接触(107)、欧姆接触(108)，还包括叠置P+-P结构P部分(103)，叠置P+-P结构P+窗口部分(102)在叠置P+-P结构P窗口部分(103)上面。本发明在形成区域叠置P+-P结构P+部分前，形成类似JBS网状的一层相互分离的区域叠置P+-P结构P部分，在不牺牲器件正向导通特性的前提下，提高结势垒肖特基二极管器件的反向耐压，同时降低输出电容。本发明具有很强的可实施性，更易满足功率电子系统的应用要求。

公开(公告)号：CN105301284A

公开(公告)日：2016-02-03

申请号：CN201510727317.X

申请日：2015-10-30

Applicant: 哈尔滨工程大学

Inventor： 刘云涛 ,  赵双 ,  邵雷 ,  王颖

IPC: G01P15/08 ,  H03K19/0175

Abstract: 本发明属于MEMS惯性器件领域，具体涉及一种低功耗数字加速度计接口电路系统。本发明包括驱动信号产生部、电荷积分器、前置补偿器、采样保持电路、三阶ΣΔ调制器和1位静电力反馈。四个部分可以不需要工作在高频下，而只需要工作于较低频率即可，可以大大降低对机械电容和寄生电容充放电功耗。三阶电学ΣΔ调制器中的运算放大器用反相器来替代，由于反相器可以在极低的静态电流下提供很宽的单位增益带宽，所以尽管105部具有很高的工作频率，但其功耗却大大降低了。

公开(公告)号：CN102903640B

公开(公告)日：2015-09-30

申请号：CN201210407267.3

申请日：2012-10-23

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  包梦恬 ,  曹菲 ,  邵雷

IPC: H01L21/336

Abstract: 本发明提供的是一种利用牺牲层的SOI MOSFET体接触形成方法。包括在底层半导体衬底（1）上淀积隐埋SiO2层（2），在隐埋SiO2层（2）上淀积SiGe掩蔽膜（3）；第一次刻蚀露出隐埋SiO2层（2）；第二次刻蚀保留SiGe掩蔽膜（3）右侧面积大的隐埋SiO2层（2）；外延生长顶层硅膜（5）；生长栅氧化层（7），淀积多晶硅栅（8）；第三次刻蚀去除未涂胶部分的顶层硅膜（5）；第四次横向刻蚀去除保留的SiGe掩蔽膜（3a）；外延生长补全顶层硅膜（5），P+离子注入，淀积金属电极。本发明提供一种减少掩膜版使用，简化制作工艺流程，降低制作成本的利用牺牲层的SOI MOSFET体接触形成方法。

公开(公告)号：CN102916017A

公开(公告)日：2013-02-06

申请号：CN201210379410.2

申请日：2012-10-09

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  杨晓亮 ,  曹菲 ,  刘云涛 ,  邵雷

IPC: H01L27/12

Abstract: 本发明涉及集成电路领域，具体涉及一种抗辐射加固SOI结构。本发明在多晶硅衬底上覆盖有多晶硅氧化层（201），氧化层上覆盖有半绝缘多晶硅膜（301），半绝缘多晶硅层上覆盖有二氧化硅层（401），二氧化硅层上覆盖有多晶硅层（601）。在多晶硅衬底和该结构最上方的多晶硅层之间有通孔（501）。本发明提出了特别设计在双层SiO2层中加入具有平衡电荷作用的半绝缘性多晶硅膜（SIPOS）而形成的结构作为SOI结构的隐埋绝缘层，并在该隐埋绝缘层上设计出通孔结构，将其作为利用选择外延生长形成顶层SOI层的窗口，并兼有导热和传导电荷作用，改善了SOI器件导热、散热能力和抗总剂量辐射性能，达到了提高SOI器件的热稳定性和抗辐射加固目的。