公开(公告)号：CN105870205A

公开(公告)日：2016-08-17

申请号：CN201610259220.5

申请日：2016-04-25

Applicant: 复旦大学 ,  镓特半导体科技(上海)有限公司

Inventor： 陈琳 ,  戴亚伟 ,  张宇 ,  李起鸣 ,  孙清清 ,  张卫

IPC: H01L29/868 ,  H01L29/36 ,  H01L21/329

CPC classification number: H01L29/868 ,  H01L29/36 ,  H01L29/6609

Abstract: 本发明属于半导体器件技术领域，具体为一种GaN基混合PIN肖特基二极管及其制备方法。本发明的GaN基混合PIN肖特基二极管包括：GaN衬底；GaN外延层，形成于所述GaN衬底上；多个GaN结构层，形成于所述GaN外延层上；第一金属结构，形成于所述GaN结构层以及各GaN结构层之间的所述GaN外延层上，与所述GaN外延层之间形成肖特基接触。此外，还包括第二金属结构，位于所述GaN衬底的背面，与所述GaN衬底形成欧姆接触。本发明能够在不损失芯片面积情况下获得更高的反向击穿电压；同时，避免了由于位错问题导致的器件性能的退化，可以很好的应用于功率电子领域。

公开(公告)号：CN106847910B

公开(公告)日：2020-07-07

申请号：CN201710139161.2

申请日：2017-03-09

Applicant: 复旦大学

Inventor： 戴亚伟 ,  陈琳 ,  郑亮 ,  孙清清 ,  张卫

IPC: H01L29/778 ,  H01L21/335

Abstract: 本发明公开一种面向四维集成的GaN基半导体器件及其制备方法。这种垂直堆栈集成的功率器件表现出高的驱动电流，同时也满足集成电路进一步微缩化的需求。其制备步骤包括：在绝缘GaN衬底上形成多层AlGaN势垒层/GaN层异质结叠层；将多层AlGaN势垒层/GaN层异质结叠层分隔为源区和漏区；对多层AlGaN势垒层/GaN层异质结叠层进行刻蚀，得到分别连接源区和漏区中对应的GaN层并且相互隔离的多层GaN纳米线沟道；在多层GaN纳米线沟道上形成栅介质层及金属栅层；在金属栅层上形成顶栅电极；分别在源区和漏区的顶层GaN层上形成源电极、漏电极。

公开(公告)号：CN106549031B

公开(公告)日：2019-12-03

申请号：CN201611050405.1

申请日：2016-11-25

Applicant: 复旦大学

Inventor： 陈琳 ,  郑亮 ,  戴亚伟 ,  孙清清 ,  张卫

IPC: H01L27/15 ,  H01L29/778 ,  H01L33/06 ,  H01L21/77

Abstract: 本发明提供一种基于体GaN材料的单片集成器件，包括：GaN衬底；发光二极管，位于所述GaN衬底上，自下而上依次包括n型GaN层、发光层、p型GaN层和顶电极；以及Fin‑HEMT，位于所述GaN衬底上，包括多个鳍片、栅极和源极，其中，所述多个鳍片以一定间隔平行设置，所述栅极沿着垂直于所述鳍片的延伸方向而延伸，并且覆盖鳍片的侧面，所述源极位于所述鳍片的一端，所述鳍片的另一端与所述n型GaN层接触。本发明采用Fin‑HEMT器件作为LED器件的驱动，可以实现对LED器件发光强度的精确控制，同时单片集成有助于降低寄生电容，电阻，减小封装复杂度。

公开(公告)号：CN105895708A

公开(公告)日：2016-08-24

申请号：CN201610360509.6

申请日：2016-05-28

Applicant: 复旦大学

Inventor： 陈琳 ,  戴亚伟 ,  郑亮 ,  孙清清 ,  张卫

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L29/872 ,  H01L29/0688 ,  H01L29/66143

Abstract: 本发明属于半导体功率电子器件技术领域，具体公开了一种GaN基功率二极管及其制备方法。该GaN基功率二极管包括：GaN衬底，具有第一掺杂浓度；GaN外延层，位于所述GaN衬底上，具有第二掺杂浓度，其中，所述第二掺杂浓度小于所述第一掺杂浓度；第一金属结构，以预定间隔分布于所述GaN外延层上或所述GaN外延层中；以及，第二金属结构，形成于所述第一金属结构以及所述GaN外延层上，其中，所述第一金属结构与所述GaN外延层形成高势垒肖特基接触，所述第二金属结构与所述GaN外延层形成低势垒肖特基接触。根据本发明，可以在免除对GaN材料进行P型掺杂的同时，具有良好的可靠性和较高的反向击穿电压。

公开(公告)号：CN105742345A

公开(公告)日：2016-07-06

申请号：CN201610132511.8

申请日：2016-03-09

Applicant: 复旦大学

Inventor： 陈琳 ,  戴亚伟 ,  郑亮 ,  孙清清 ,  张卫

IPC: H01L29/739 ,  H01L29/47 ,  H01L21/331

CPC classification number: H01L29/7391 ,  H01L29/47 ,  H01L29/66356

Abstract: 本发明属于晶体管技术领域，具体涉及一种隧穿场效应晶体管及其制备方法。本发明隧穿场效应晶体管包括：二维材料层；分别位于所述二维材料层两侧的金属源极和金属漏极，金属源极和金属漏极具有不同的功函数，与二维材料层形成极性相反的电接触；位于二维材料层表面的第一栅堆叠，包括第一栅介质层和第一栅电极层，其中，第一栅介质层位于所述二维材料层和第一栅电极层之间。通过采用不同功函数的金属作为器件的源、漏电极，在金属与二维材料的界面处分别形成电子和空穴的肖特基势垒，进而在器件沟道两侧实现P型和N型接触，巧妙地构成典型的TFET器件结构。

公开(公告)号：CN103500761A

公开(公告)日：2014-01-08

申请号：CN201310454949.4

申请日：2013-09-28

Applicant: 复旦大学

Inventor： 孙清清 ,  戴亚伟 ,  王鹏飞 ,  张卫 ,  周鹏

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明属于石墨烯纳米器件技术领域，具体为一种沟道宽度可控的石墨烯纳米带Fin-FET器件及其制备方法，适合于石墨烯纳米带Fin-FET器件的大面积制备。具体制备步骤为：先利用常规电子束光刻方法在石墨烯上制备套准标记以及Fin-FET器件的源/漏电极，再利用电子束套准在石墨烯样品上依次制备出石墨烯岛以及百纳米级的光刻胶线条图形，通过原子层淀积侧墙，实现对侧墙宽度的精确控制，再通过侧墙转移技术，以侧墙为掩膜版进行刻蚀，从而实现对石墨烯纳米带沟道宽度的精确控制。通过调节原子层淀积的周期数，能够实现大面积制备沟道宽度小于10nm的石墨烯纳米带Fin-FET器件阵列。

公开(公告)号：CN103474572A

公开(公告)日：2013-12-25

申请号：CN201310460043.3

申请日：2013-09-28

Applicant: 复旦大学

Inventor： 孙清清 ,  戴亚伟 ,  王鹏飞 ,  张卫 ,  周鹏

IPC: H01L45/00 ,  G11C13/00

Abstract: 本发明属于半导体器件存储技术领域，具体为一种基于柔性衬底的具有CRS行为的阻变存储器及其制备方法。本发明依托于原有的阻变存储器三明治结构，即底部电极/阻变功能层/顶部电极结构，利用柔性衬底作为基底，采用低温原子层淀积以及物理气相淀积技术方面的获得堆栈功能层结构。具体制备步骤为：先采用低温原子层淀积技术在柔性衬底上淀积介质层，再利用物理气相淀积活性金属作为顶部电极，再在其上淀积Al电极避免顶部电极被氧化。本发明制备氧组分不同的缺氧/富氧型堆栈功能层，实现RRAM器件的CRS行为。可以有效地克服交叉点阵集成结构中漏电流引起的串扰问题，为未来柔性电子器件提供了一种切实可靠的方案。