-
公开(公告)号：CN105810756B
公开(公告)日：2019-05-31
申请号：CN201610261580.9
申请日：2016-04-25
Applicant: 复旦大学 , 镓特半导体科技(上海)有限公司
IPC: H01L29/872 , H01L21/338
Abstract: 本发明属于半导体器件技术领域，具体为一种混合PIN肖特基二极管及其制备方法。本发明的混合PIN肖特基二极管包括：GaN衬底；GaN外延层，形成于GaN衬底上；回型GaN结构阵列，包括彼此相邻的多个回型GaN结构，形成于GaN外延层上，各回型GaN结构包括GaN外围区和GaN中心区；双层边缘终端结构，位于回型GaN结构阵列的外围，包括边缘终端全部补偿层和边缘终端部分补偿层，其中边缘终端全部补偿层位于所述边缘终端部分补偿层上；第一金属结构，位于回型GaN结构阵列上，与GaN外围区形成肖特基接触。本发明能够在不损失芯片面积情况下获得更高的反向击穿电压；同时，避免由于位错问题导致的器件性能的退化，可以很好的应用于功率电子领域。
-
公开(公告)号：CN106847921A
公开(公告)日：2017-06-13
申请号：CN201710058826.7
申请日：2017-01-23
Applicant: 复旦大学
IPC: H01L29/78 , H01L21/336 , H01L29/06
CPC classification number: H01L29/7827 , H01L29/0619 , H01L29/0638 , H01L29/66666
Abstract: 本发明公开一种GaN基垂直晶体管及其制备方法。该GaN基垂直晶体管包括：n型GaN衬底，其具有第一掺杂浓度；n型GaN外延层，其具有第二掺杂浓度，形成于n型GaN衬底上，第二掺杂浓度小于第一掺杂浓度；第一p型GaN外延层，位于n型GaN外延层上；沟槽，贯穿第一p型GaN外延层并延伸至n型GaN外延层中；栅极区外延叠层，形成于沟槽中并向两侧延伸，自下而上依次包括GaN外延层、AlGaN外延层和第二p型GaN外延层；栅电极，形成于沟槽中的栅极区外延叠层上；源电极，位于第一p型GaN外延层上，以与第二p型GaN外延层保持一定间距的方式形成于栅极区外延叠层两侧；以及漏电极，位于n型GaN衬底背面。
-
公开(公告)号：CN105742291A
公开(公告)日：2016-07-06
申请号：CN201610132485.9
申请日：2016-03-09
Applicant: 复旦大学
IPC: H01L27/115
CPC classification number: H01L27/11517 , H01L27/11521
Abstract: 本发明属于存储器技术领域，具体为一种浮栅存储器及其制备方法和控制方法。本发明浮栅存储器包括：衬底，位于衬底上的二维材料层，位于二维材料层两侧的源极和漏极，位于二维材料层上的浮栅堆叠（包括隧穿氧化层和电荷俘获层），位于所述浮栅堆叠上的控制栅堆叠（包括栅氧化层和控制栅）。将所述控制栅和所述源极接地，对所述漏极施加编程电压，或者，将所述控制栅和所述漏极接地，对所述源极施加编程电压，浮栅存储器以忆阻器模式运行。本发明将浮栅存储器技术与二维材料相结合，制备出可运行在多模式下的二维浮栅存储器，实现器件的性能优化，并且通过调控栅压来控制沟道区载流子的浓度，实现器件多级阻态的精密控制。
-
公开(公告)号：CN106252373B
公开(公告)日：2019-12-03
申请号：CN201610815101.3
申请日：2016-09-09
Applicant: 复旦大学
IPC: H01L27/15 , H01L21/8252
Abstract: 本发明属于光电技术领域，具体为一种GaN基集成器件及其制备方法。本发明器件，包括：GaN衬底；发光二极管，位于所述GaN衬底的发光二极管器件区，自下而上依次包括n型GaN层、发光层、p型GaN层和顶电极；高电子迁移率晶体管，位于所述GaN衬底的高电子迁移率晶体管器件区，自下而上依次包括AlN阻挡层、AlGaN势垒层以及位于所述AlGaN势垒层上的栅极和源极，其中所述AlN阻挡层和所述AlGaN势垒层与所述n型GaN层相接触。本发明器件能够有效避免由于位错问题导致的器件性能的退化，同时通过改变高电子迁移率晶体管的栅压可以精确调控发光二极管的发光强度，有助于更好的应用在智能照明领域。
-
公开(公告)号：CN106449775A
公开(公告)日：2017-02-22
申请号：CN201610967370.1
申请日：2016-10-31
Applicant: 复旦大学
IPC: H01L29/872 , H01L21/329
CPC classification number: H01L29/872 , H01L29/66143
Abstract: 本发明属于半导体技术领域，具体为GaN基混合PIN肖特基二极管及其制备方法。本发明的GaN基混合PIN肖特基二极管包括：n型GaN衬底；n型GaN漂移层，位于所述GaN衬底上，其具有多层结构并且自下而上各层掺杂浓度依次递减；多个p型GaN结构层，其以一定间隔分布于所述多层结构n型GaN漂移层的顶层中；以及主结电极，形成于所述多个p型GaN结构层以及各p型GaN结构层之间的所述n型GaN漂移层上，与所述n型GaN漂移层之间形成肖特基接触。本发明引入多层漂移区技术，可以有效降低pn结界面附件的峰值电场强度，从而能够在获得合理的正向电流的同时提高器件的击穿电压。
-
Patent Agency Ranking
公开(公告)号：CN105810756A
公开(公告)日：2016-07-27
申请号：CN201610261580.9
申请日：2016-04-25
Applicant: 复旦大学 , 镓特半导体科技(上海)有限公司
IPC: H01L29/872 , H01L21/338
CPC classification number: H01L29/872 , H01L29/66143
Abstract: 本发明属于半导体器件技术领域，具体为一种混合PIN肖特基二极管及其制备方法。本发明的混合PIN肖特基二极管包括：GaN衬底；GaN外延层，形成于GaN衬底上；回型GaN结构阵列，包括彼此相邻的多个回型GaN结构，形成于GaN外延层上，各回型GaN结构包括GaN外围区和GaN中心区；双层边缘终端结构，位于回型GaN结构阵列的外围，包括边缘终端全部补偿层和边缘终端部分补偿层，其中边缘终端全部补偿层位于所述边缘终端部分补偿层上；第一金属结构，位于回型GaN结构阵列上，与GaN外围区形成肖特基接触。本发明能够在不损失芯片面积情况下获得更高的反向击穿电压；同时，避免由于位错问题导致的器件性能的退化，可以很好的应用于功率电子领域。
-
公开(公告)号：CN103500761B
公开(公告)日：2016-07-06
申请号：CN201310454949.4
申请日：2013-09-28
Applicant: 复旦大学
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 本发明属于石墨烯纳米器件技术领域，具体为一种沟道宽度可控的石墨烯纳米带Fin-FET器件及其制备方法，适合于石墨烯纳米带Fin-FET器件的大面积制备。具体制备步骤为：先利用常规电子束光刻方法在石墨烯上制备套准标记以及Fin-FET器件的源/漏电极，再利用电子束套准在石墨烯样品上依次制备出石墨烯岛以及百纳米级的光刻胶线条图形，通过原子层淀积侧墙，实现对侧墙宽度的精确控制，再通过侧墙转移技术，以侧墙为掩膜版进行刻蚀，从而实现对石墨烯纳米带沟道宽度的精确控制。通过调节原子层淀积的周期数，能够实现大面积制备沟道宽度小于10nm的石墨烯纳米带Fin-FET器件阵列。
-
公开(公告)号：CN106847910A
公开(公告)日：2017-06-13
申请号：CN201710139161.2
申请日：2017-03-09
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335
Abstract: 本发明公开一种面向四维集成的GaN基半导体器件及其制备方法。这种垂直堆栈集成的功率器件表现出高的驱动电流，同时也满足集成电路进一步微缩化的需求。其制备步骤包括：在绝缘GaN衬底上形成多层AlGaN势垒层/GaN层异质结叠层；将多层AlGaN势垒层/GaN层异质结叠层分隔为源区和漏区；对多层AlGaN势垒层/GaN层异质结叠层进行刻蚀，得到分别连接源区和漏区中对应的GaN层并且相互隔离的多层GaN纳米线沟道；在多层GaN纳米线沟道上形成栅介质层及金属栅层；在金属栅层上形成顶栅电极；分别在源区和漏区的顶层GaN层上形成源电极、漏电极。
-
公开(公告)号：CN106549031A
公开(公告)日：2017-03-29
申请号：CN201611050405.1
申请日：2016-11-25
Applicant: 复旦大学
IPC: H01L27/15 , H01L29/778 , H01L33/06 , H01L21/77
Abstract: 本发明提供一种基于体GaN材料的单片集成器件，包括：GaN衬底；发光二极管，位于所述GaN衬底上，自下而上依次包括n型GaN层、发光层、p型 GaN层和顶电极；以及Fin-HEMT，位于所述GaN衬底上，包括多个鳍片、栅极和源极，其中，所述多个鳍片以一定间隔平行设置，所述栅极沿着垂直于所述鳍片的延伸方向而延伸，并且覆盖鳍片的侧面，所述源极位于所述鳍片的一端，所述鳍片的另一端与所述n型GaN层接触。本发明采用Fin-HEMT器件作为LED器件的驱动，可以实现对LED器件发光强度的精确控制，同时单片集成有助于降低寄生电容，电阻，减小封装复杂度。
-
公开(公告)号：CN106252373A
公开(公告)日：2016-12-21
申请号：CN201610815101.3
申请日：2016-09-09
Applicant: 复旦大学
IPC: H01L27/15 , H01L21/8252
Abstract: 本发明属于光电技术领域，具体为一种GaN基集成器件及其制备方法。本发明器件，包括：GaN衬底；发光二极管，位于所述GaN衬底的发光二极管器件区，自下而上依次包括n型GaN层、发光层、p型 GaN层和顶电极；高电子迁移率晶体管，位于所述GaN衬底的高电子迁移率晶体管器件区，自下而上依次包括AlN阻挡层、AlGaN 势垒层以及位于所述AlGaN势垒层上的栅极和源极，其中所述AlN阻挡层和所述AlGaN势垒层与所述n型GaN层相接触。本发明器件能够有效避免由于位错问题导致的器件性能的退化，同时通过改变高电子迁移率晶体管的栅压可以精确调控发光二极管的发光强度，有助于更好的应用在智能照明领域。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.017 seconds)
