-
公开(公告)号：CN112310037A
公开(公告)日：2021-02-02
申请号：CN201911153812.9
申请日：2019-11-22
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/522 , H01L23/532 , H01L21/768
Abstract: 本公开提供一种半导体装置封装，其包含具有顶表面和与所述顶表面相对的底表面的磁导性层。所述半导体装置封装进一步包含所述磁导性层中的第一导电元件。所述半导体装置封装进一步包含从所述磁导性层的所述顶表面延伸到所述磁导性层中以电连接到所述第一导电元件的第一导电通孔。所述第一导电通孔与所述磁导性层分隔开。还公开一种制造半导体装置封装的方法。
-
公开(公告)号：CN111048478A
公开(公告)日：2020-04-21
申请号：CN201910308273.5
申请日：2019-04-17
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/31 , H01L21/60 , H01L23/488
Abstract: 一种半导体设备封装包含载体、电子组件、连接元件和包封物。所述电子组件安置于所述载体的表面上。所述连接元件安置于所述表面上并且邻近于所述载体的边缘。所述包封物安置于所述载体的所述表面上。所述连接元件的一部分从所述包封物的上表面和边缘暴露。
-
公开(公告)号：CN110473855A
公开(公告)日：2019-11-19
申请号：CN201811381416.7
申请日：2018-11-20
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 一种衬底包含具有第一表面的第一介电层和具有设置为邻近所述第一介电层的所述第一表面的第一表面的第二介电层。所述衬底进一步包含设置在所述第一介电层中且具有邻近所述第一介电层的所述第一表面的第一端和与所述第一端相对的第二端的第一导电通孔。所述衬底进一步包含设置在所述第二介电层中且具有邻近所述第二介电层的所述第一表面的第一端的第二导电通孔。其中所述第一导电通孔的所述第一端的宽度小于所述第一导电通孔的所述第二端的宽度，且所述第二导电通孔的所述第一端的宽度小于所述第一导电通孔的所述第一端的所述宽度。
-
公开(公告)号：CN110277366A
公开(公告)日：2019-09-24
申请号：CN201910197196.0
申请日：2019-03-15
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L23/31
Abstract: 一种衬底结构包含布线结构和支撑件。所述布线结构包含第一介电结构、第一电路层、第二介电结构和第二电路层。所述第一电路层安置于所述第一介电结构上。所述第二介电结构覆盖所述第一介电结构和所述第一电路层。所述第一电路层的垫部分从所述第一介电结构暴露，且所述第二电路层从所述第二介电结构突出。所述支撑件安置于邻近所述布线结构的所述第一介电结构，并界定至少一个通孔对应于所述第一电路层的所述暴露的垫部分。
-
公开(公告)号：CN104576596B
公开(公告)日：2019-01-01
申请号：CN201310512035.9
申请日：2013-10-25
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/522 , H01L21/768
Abstract: 本发明提供了一种半导体基板及其制造方法，半导体基板包括介电层、线路层、第一保护层、数个第一导电柱、输出入接垫、电性接点层及第二保护层。介电层具有相对的第一表面与第二表面。线路层内埋于介电层并从第一表面露出。第一保护层覆盖第一线路层的一部分并具有数个露出该第一线路层的其余部分的开孔。第一导电柱形成于开孔内，第一导电柱与第一保护层重叠于整个第一线路层。输出入接垫对应地形成于第一导电柱上。电性接点层突出于第二表面形成。第二保护层覆盖介电层的第二表面并露出部分电性接点层。其中，第一保护层的体积与第二保护层的体积的差异介于30%至50%之间。
-
Patent Agency Ranking
公开(公告)号：CN106252300B
公开(公告)日：2018-12-14
申请号：CN201610395511.7
申请日：2016-06-06
Applicant: 日月光半导体制造股份有限公司
Abstract: 本发明涉及一种包含衬底的元件嵌入式封装结构。第一导电元件从所述衬底的第一表面延伸到所述衬底的第二表面，第一导电层设置于所述衬底的第一表面上，和第二导电层设置于所述衬底的第二表面上并透过所述第一导电元件与所述第一导电层电性连接。裸片设置于所述衬底的通孔中。所述裸片的背面露出于所述衬底的第二表面。第一介电层覆盖所述裸片的主动面和所述衬底的第一表面。第三导电层设置于所述第一介电层上并透过所述第二导电元件与所述裸片电性连接。第一金属层，直接设置于所述裸片的背面上。屏蔽层，形成于所述衬底所界定之通孔的侧壁上。
-
公开(公告)号：CN106158773B
公开(公告)日：2018-12-14
申请号：CN201510145566.8
申请日：2015-03-31
Applicant: 日月光半导体制造股份有限公司
Abstract: 本发明涉及半导体封装及其制作方法。所述半导体封装包含囊封层、电介质层、组件和第一经图案化导电层。所述囊封层具有第一表面。所述组件在所述囊封层内且具有前表面和所述前表面上的多个衬垫。所述电介质层在所述囊封层的所述第一表面上，且界定多个通孔；其中所述组件的所述多个衬垫抵靠所述电介质层；且其中所述电介质层具有与所述囊封层的所述第一表面相对的第二表面。多个通孔中的每一者从所述电介质层的所述第二表面延伸到所述多个所述衬垫中的相应一者。所述第一经图案化导电层在所述电介质层内且包围所述通孔。
-
公开(公告)号：CN108538802A
公开(公告)日：2018-09-14
申请号：CN201810116527.9
申请日：2018-02-06
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 本发明的至少一些实施例涉及一种用于封装半导体装置的衬底。所述衬底包含具有第一表面的第一介电层、邻近于所述第一介电层的所述第一表面的第一图案化导电层及导电柱。所述第一图案化导电层包含第一导电垫及第二导电垫。所述导电柱安置于所述第一导电垫上。所述导电柱包含第一部分及第二部分。所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露。所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的第一宽度，并且所述导电柱的所述第二部分具有一宽度。所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述第一宽度。
-
公开(公告)号：CN108538801A
公开(公告)日：2018-09-14
申请号：CN201710628449.6
申请日：2017-07-28
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 半导体衬底包含第一介电层、安置于所述第一介电层中的第一图案化导电层、安置于所述第一介电层上的第二介电层及安置于所述第二介电层中的第一凸块垫。所述第一凸块垫电连接到所述第一图案化导电层，并且所述第一凸块垫具有所述第二介电层围绕的弯曲表面。
-
公开(公告)号：CN103165484B
公开(公告)日：2016-09-07
申请号：CN201310109714.1
申请日：2013-03-29
Applicant: 日月光半导体制造股份有限公司
IPC: H01L21/60 , H01L23/488 , H01L25/065
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15331 , H01L2924/00012
Abstract: 一种堆迭式封装及其制造方法。方法包括以下步骤。形成一封装结构，方法包括以下步骤。提供一第一基板。第一基板包含一第一表面及相对第一表面的一第二表面。于第一基板的第一表面上配置一芯片。于第一基板的第一表面上配置数个导电球。形成一封装体，包覆第一基板的第一表面、芯片及导电球。封装体具有数个开口并露出导电球。形成包含相对的一下表面及一上表面的一第二基板，方法包括以下步骤。形成数个导电柱凸出于一介电结构的一第一介电表面。形成数个导电接点露出于介电结构的一第二介电表面。第一介电表面是相对于第二介电表面。第二基板的上表面包括第二介电表面。导电柱与导电接点彼此电性连结。经由数个焊料材料物理连接并电性连接封装结构的导电球与第二基板的导电柱。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.037 seconds)
