公开(公告)号：CN106898557B

公开(公告)日：2019-06-18

申请号：CN201710124498.6

申请日：2017-03-03

Applicant: 中芯长电半导体(江阴)有限公司

Inventor： 林章申 ,  林正忠 ,  何志宏 ,  周祖源

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/07

CPC classification number: H01L21/561 ,  H01L21/568 ,  H01L23/3121 ,  H01L25/071 ,  H01L2224/04105 ,  H01L2224/16227 ,  H01L2224/19 ,  H01L2224/73204 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19105

Abstract: 本发明提供一种集成有供电传输系统的封装件的封装方法，包括如下步骤：1）提供一载体；2）采用引线键合工艺在载体表面形成金属引线；3）将有源模块及无源模块设置于载体形成有金属引线的表面上，并在有源模块及所述无源模块表面形成金属连接柱；4）将金属引线、有源模块、无源模块及金属连接柱封装成型；5）在塑封材料表面形成再布线层；6）将用电芯片设置于再布线层表面，用电芯片经由多个微凸块实现与低电压供电轨道的对接；7）剥离载体，形成与金属引线相连接的焊料凸块。本发明通过使用三维芯片堆叠技术，提高了电力输送效率，增加了不同电压轨道的可用数量。

公开(公告)号：CN106449584B

公开(公告)日：2019-06-18

申请号：CN201510497247.3

申请日：2015-08-13

Applicant: 碁鼎科技秦皇岛有限公司 ,  臻鼎科技股份有限公司

Inventor： 黄昱程 ,  陈贻和

IPC: H01L23/492 ,  H01L23/31 ,  H01L21/58

CPC classification number: H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/00

Abstract: 一种IC载板的制作方法包括步骤：提供第一承载基板；在所述第一承载基板上压合基材，所述基材包括相背的上表面及下表面，所述上表面与所述第一承载基板相贴覆，在所述下表面开设至少一个第一盲孔；在所述下表面形成第一导电线路层及将所述至少一个第一盲孔制作形成导电孔；去除所述基板上的所述第一承载基板，暴露所述上表面；在所述上表面开设至少一个第二盲孔，所述至少一个第二盲孔与所述至少一个第一盲孔制作形成的导电孔的位置相对应；在所述上表面形成第二导电线路层及将所述至少一个第二盲孔制作形成导电孔。

公开(公告)号：CN106663734B

公开(公告)日：2019-06-14

申请号：CN201580031238.3

申请日：2015-06-10

Applicant: 世迈克琉明有限公司

Inventor： 全水根 ,  金太贤 ,  金太进 ,  百成皓 ,  崔日均 ,  晋根模

IPC: H01L33/64 ,  H01L33/36 ,  H01L33/60

CPC classification number: H01L33/46 ,  H01L33/08 ,  H01L33/10 ,  H01L33/12 ,  H01L33/387 ,  H01L33/50 ,  H01L33/62 ,  H01L33/64 ,  H01L2224/16225 ,  H01L2224/16245 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49107 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明涉及半导体发光元件，其特征在于，其包括：第一发光部、第二发光部及第三发光部，各个发光部包括多个半导体层，所述多个半导体层依次层叠具备第一导电性的第一半导体层、通过电子和空穴的复合而生成光的有源层及具备与第一导电性不同的第二导电性的第二半导体层而构成；非导电性反射膜，其以覆盖多个半导体层的方式形成，反射在有源层生成的光；第一电极，其以与第一发光部的第一半导体层电气性地连通的方式形成，供给电子和空穴中的一个；第二电极，其以与第二发光部的第二半导体层电气性地连通的方式形成，供给电子和空穴中的另一个；及辅助焊盘，其形成在覆盖第三发光部的非导电性反射膜上。

公开(公告)号：CN104106182B

公开(公告)日：2019-06-14

申请号：CN201380010151.9

申请日：2013-02-12

Applicant: 迪睿合电子材料有限公司

Inventor： 川津雅巳

IPC: H01R11/01 ,  C09J9/02 ,  C09J11/08 ,  C09J201/00 ,  H01B5/00 ,  H01B5/16

CPC classification number: C09J9/02 ,  C08K3/08 ,  C09J11/04 ,  H01L2224/16225 ,  H01L2224/29298 ,  H01L2224/73204 ,  H01R4/04 ,  H01R12/7076

Abstract: 一种连接结构体的制造方法，所述连接结构体是使各向异性导电连接层存在于柔性显示器上设置的端子和电子部件的端子之间，将上述柔性显示器与上述电子部件连接和导通而成的连接结构体，该制造方法具有以下工序：搭载工序，其中，经由上述各向异性导电连接层，将上述电子部件搭载于上述柔性显示器上，使上述电子部件的端子与上述柔性显示器上设置的端子相对；和连接工序，其中，将上述电子部件相对于上述柔性显示器加压，将上述柔性显示器上设置的端子与上述电子部件的端子用上述各向异性导电连接层连接，以及经由上述各向异性导电连接层中的导电性粒子导通；上述导电性粒子的30%压缩变形时的压缩硬度为150‑400Kgf/mm2。

公开(公告)号：CN104377171B

公开(公告)日：2019-05-24

申请号：CN201410007067.8

申请日：2014-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱绍玲 ,  许国经 ,  吴伟诚 ,  黄炳刚 ,  侯上勇 ,  郑心圃 ,  余振华

IPC: H01L23/31 ,  H01L21/50

CPC classification number: H01L23/562 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/147 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5384 ,  H01L24/16 ,  H01L24/97 ,  H01L25/0655 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: 本发明涉及具有中介层的封装件及其形成方法。本发明的封装结构包括：中介层、位于中介层上方并且接合至中介层的管芯以及位于中介层下方并且接合至中介层的印刷电路板（PCB）。中介层中不包含晶体管（加入晶体管），而包括半导体衬底、位于半导体衬底上方的互连结构、位于硅衬底中的通孔以及位于硅衬底的背侧上的重分布线。互连结构和重分布线通过通孔电连接。

公开(公告)号：CN109390313A

公开(公告)日：2019-02-26

申请号：CN201810862756.5

申请日：2018-08-01

Applicant: 三星电机株式会社

Inventor： 李润泰 ,  金汉 ,  金亨俊

IPC: H01L23/498 ,  H01L25/16

CPC classification number: H01L25/0657 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/95 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/24137 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L25/165 ,  H01L23/49838

Abstract: 本公开提供一种半导体封装件的连接系统，所述半导体封装件的连接系统包括：印刷电路板，具有第一表面和与所述第一表面背对的第二表面；第一半导体封装件，设置在所述印刷电路板的所述第一表面上并且通过第一电连接结构连接到所述印刷电路板；及第二半导体封装件，设置在所述印刷电路板的所述第二表面上并且通过第二电连接结构连接到所述印刷电路板。所述第一半导体封装件包括并排设置的应用处理器(AP)和电源管理集成电路(PMIC)，并且所述第二半导体封装件包括存储器。

公开(公告)号：CN104575584B

公开(公告)日：2018-11-30

申请号：CN201410573292.8

申请日：2014-10-23

Applicant: 钰创科技股份有限公司

Inventor： 甘万达 ,  卢超群

IPC: G11C11/4063

CPC classification number: G11C29/023 ,  G06F11/106 ,  G06F11/1064 ,  G11C5/04 ,  G11C11/005 ,  H01L23/3128 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/18 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81193 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明公开了一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块包含一非内存电路、一基板和一内存电路。所述非内存电路具有一第一部分和一第二部分。所述基板具有一窗口以及所述基板电连接所述非内存电路的第二部分。所述内存电路设置于所述基板的窗口且电连接所述非内存电路的第一部分，以及所述内存电路和所述基板之间没有直接的金属连接。因为所述系统级封装内存模块可被客制化以因应不同的内存电路和非内存电路，所以所述系统级封装内存模块具有优化的效能、效率以及成本的一组合。

公开(公告)号：CN108878371A

公开(公告)日：2018-11-23

申请号：CN201810692239.8

申请日：2014-03-21

Applicant: 瑞萨电子株式会社

Inventor： 安村文次 ,  出口善宣 ,  竹井文一 ,  长谷部昭男 ,  槇平尚宏 ,  久保光之

IPC: H01L21/98 ,  H01L23/544 ,  H01L21/683 ,  H01L25/065 ,  H01L25/18

CPC classification number: H01L25/50 ,  H01L21/6835 ,  H01L22/12 ,  H01L22/14 ,  H01L23/544 ,  H01L24/05 ,  H01L24/06 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2223/54426 ,  H01L2223/5448 ,  H01L2223/54493 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2224/06131 ,  H01L2224/11009 ,  H01L2224/13025 ,  H01L2224/13082 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/16251 ,  H01L2924/181 ,  H01L2224/11 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件的制造方法。在逻辑芯片上安装存储芯片时，对包括在逻辑芯片的背面上形成的识别标志的识别范围进行成像并对识别范围的图样进行识别，并根据识别结果，将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准，以将所述存储芯片安装到逻辑芯片上。此时，识别范围的图样与多个突起的阵列图样的任何部分都不相同，结果，可对识别范围的图样中的识别标志确实进行识别，从而可提高将逻辑芯片的多个突起和所述存储芯片的多个突起电极进行位置对准的精度。

公开(公告)号：CN105489565B

公开(公告)日：2018-11-16

申请号：CN201410513135.8

申请日：2014-09-29

Applicant: 矽品精密工业股份有限公司

Inventor： 邱士超 ,  林俊贤 ,  白裕呈 ,  萧惟中 ,  孙铭成 ,  沈子杰 ,  陈嘉成

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/49838 ,  H01L21/6835 ,  H01L23/3121 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L2221/68318 ,  H01L2221/68345 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/26175 ,  H01L2224/2919 ,  H01L2224/32058 ,  H01L2224/32105 ,  H01L2224/32106 ,  H01L2224/32237 ,  H01L2224/73204 ,  H01L2224/81801 ,  H01L2224/83101 ,  H01L2924/15313 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/19103 ,  H01L2924/19104 ,  H05K1/0231 ,  H05K1/185 ,  H05K1/186 ,  H05K1/189 ,  H05K3/0026 ,  H05K3/007 ,  H05K3/108 ,  H05K3/32 ,  H05K3/4682 ,  H05K2201/0376 ,  H05K2201/10515 ,  H05K2201/1053 ,  H05K2201/10674 ,  H05K2201/10977 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/0665

Abstract: 一种嵌埋元件的封装结构及其制法，在承载板上形成第一线路层后，移除该承载板并将该第一线路层接置于结合层上。接着于该第一线路层上接置电子元件，并依序形成封装层、第二线路层及绝缘层，并以包覆层包覆设置于该电子元件及该第二线路层上的晶片。通过本发明能够有效减少封装结构的厚度，且能在不须使用粘着剂的情况下固定该电子元件。

公开(公告)号：CN108735704A

公开(公告)日：2018-11-02

申请号：CN201710945294.9

申请日：2017-10-12

Applicant: 力成科技股份有限公司

Inventor： 徐宏欣 ,  林南君 ,  张简上煜

IPC: H01L23/498 ,  H01L21/48 ,  H01L21/60

CPC classification number: H01L21/4857 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/563 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L25/105 ,  H01L2221/68318 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68368 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81191 ,  H01L2225/1023 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/3025 ,  H01L2924/3511

Abstract: 一种芯片封装方法，包含于一第一暂时载体上形成一第一重布层及一第一介电层，从而产生多个第一导电介面于该第一暂时载体上，每对相邻的第一导电介面具有一第一间距；于该第一重布层的一第一部分及该第一介电层上形成一第二介电层，从而覆盖该第一重布层的该第一部分，及露出该第一重布层的一第二部分；于该第二介电层的上方形成一第二重布层及一第三介电层，从而产生多个第二导电介面及一电路，其中该电路至少由该第一重布层及该第二重布层形成。每对相邻的第二导电介面具有一第二间距，且该第二间距大于该第一间距。