公开(公告)号：CN101093854B

公开(公告)日：2012-03-28

申请号：CN200710112042.4

申请日：2007-06-21

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  古贺淳二

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6659 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6653

Abstract: 本发明提供一种能够有效抑制短沟道效应和结泄漏电流的半导体器件。半导体器件包含场效应晶体管的。该场效应晶体管包括，第一导电类型的第一半导体区，在栅绝缘膜上形成的栅电极，以及源电极和漏电极。该场效应晶体管还包括第二导电类型的第二导电区。该场效应晶体管还包括：第二导电类型的第三半导体区，其杂质浓度高于第二半导体区的杂质浓度，并形成在源电极与第一和第二半导体区之间以及漏电极与第一和第二半导体区之间；和在栅电极的两侧形成的侧壁绝缘膜。源电极和漏电极与侧壁绝缘膜分离。

公开(公告)号：CN101431079B

公开(公告)日：2010-10-06

申请号：CN200810178672.6

申请日：2007-02-01

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  白田理一郎 ,  渡边浩志 ,  室冈贤一 ,  古贺淳二

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11556 ,  H01L27/11568

Abstract: 本发明提供一种非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

公开(公告)号：CN101431079A

公开(公告)日：2009-05-13

申请号：CN200810178672.6

申请日：2007-02-01

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  白田理一郎 ,  渡边浩志 ,  室冈贤一 ,  古贺淳二

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11556 ,  H01L27/11568

Abstract: 本发明提供一种非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

公开(公告)号：CN101093854A

公开(公告)日：2007-12-26

申请号：CN200710112042.4

申请日：2007-06-21

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  古贺淳二

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6659 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6653

Abstract: 本发明提供一种能够有效抑制短沟道效应和结泄漏电流的半导体器件。半导体器件包含场效应晶体管的。该场效应晶体管包括，第一导电类型的第一半导体区，在栅绝缘膜上形成的栅电极，以及源电极和漏电极。该场效应晶体管还包括第二导电类型的第二导电区。该场效应晶体管还包括：第二导电类型的第三半导体区，其杂质浓度高于第二半导体区的杂质浓度，并形成在源电极与第一和第二半导体区之间以及漏电极与第一和第二半导体区之间；和在栅电极的两侧形成的侧壁绝缘膜。源电极和漏电极与侧壁绝缘膜分离。

公开(公告)号：CN1909247A

公开(公告)日：2007-02-07

申请号：CN200610109136.1

申请日：2006-08-02

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  古贺淳二

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0847 ,  H01L21/28097 ,  H01L29/458 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/785 ,  H01L29/78609

Abstract: 一种场效应晶体管包括第一导电型的第一半导体区、隔着栅极绝缘膜形成在第一半导体区的沟道区上的栅电极、被形成为将沟道区置于之间的源漏电极、形成在源漏电极和沟道区之间的第二导电型的第二半导体区和形成在源漏电极和第一和第二半导体区中每个之间的第二导电型的第三半导体区，该第二半导体区产生了源漏电极的延伸区，该第三半导体区通过从源漏电极的偏析而形成并具有比第二半导体区更高的杂质浓度。

公开(公告)号：CN104424113A

公开(公告)日：2015-03-18

申请号：CN201410068942.3

申请日：2014-02-27

Applicant: 株式会社东芝

Inventor： 栗田贵宏 ,  佐佐木勇辉 ,  木下敦宽

IPC: G06F12/02 ,  G06F3/06 ,  H04L29/08

CPC classification number: G06F3/0683 ,  G06F3/0605 ,  G06F3/0635 ,  G06F3/0658 ,  G06F15/167 ,  G06F16/24569

Abstract: 本发明提供一种存储设备及数据处理方法。存储设备具备：多个存储节点，其向两个以上的不同的方向相互连接，具备非易失性存储器；和第1连接单元，其将从外部供给的指令发送到多个存储节点中的连接目的地的第1存储节点。第1连接单元将指令的第1寿命附加到指令，将包含第1寿命的指令发送给第1存储节点。多个存储节点中的接收到包含第1寿命的指令的第2存储节点在第2存储节点不是指令的发送目的地存储节点的情况下，对附加于第1指令的第1寿命进行减法运算，在减法运算后的第1寿命小于阈值的情况下，废弃包含减法运算后的第1寿命的指令，在减法运算后的第1寿命大于阈值的情况下，将包含减法运算后的第1寿命的指令传送给相邻的存储节点。

公开(公告)号：CN102473459B

公开(公告)日：2014-12-10

申请号：CN200980160142.1

申请日：2009-09-18

Applicant: 株式会社东芝

Inventor： 木下敦宽

IPC: G11C15/04

CPC classification number: G11C15/04 ,  G11C15/046

Abstract: 一种使用多个存储器单元构成的半导体相联存储器装置，存储器单元被构成为具有第1输入端、第2输入端和输出端，当第1输入端的输入数据以及储存数据的至少一方是“1”并且第2输入端的输入数据是“1”的情况下输出“1”，除此之外的情况下输出“0”。通过在多个存储器单元的相邻的单元之间连接第2输入端和输出端构成检索字串。通过以共用同一列的存储器单元的第1输入端的形式连接多个上述检索字串，从而构成检索块。

公开(公告)号：CN100533745C

公开(公告)日：2009-08-26

申请号：CN200710007976.1

申请日：2007-02-01

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  白田理一郎 ,  渡边浩志 ,  室冈贤一 ,  古贺淳二

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11556 ,  H01L27/11568

Abstract: 一种非易失性半导体存储器件，包括半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

公开(公告)号：CN101431081A

公开(公告)日：2009-05-13

申请号：CN200810178674.5

申请日：2007-02-01

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  白田理一郎 ,  渡边浩志 ,  室冈贤一 ,  古贺淳二

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11556 ,  H01L27/11568

Abstract: 本发明提供一种非易失性半导体存储器件，包括：半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

公开(公告)号：CN100472811C

公开(公告)日：2009-03-25

申请号：CN200410068632.8

申请日：2004-09-03

Applicant: 株式会社东芝

Inventor： 木下敦宽 ,  古贺淳二

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/458 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66643 ,  H01L29/66772 ,  H01L29/66795 ,  H01L29/7833 ,  H01L29/7839 ,  H01L29/78618 ,  H01L29/78645

Abstract: 提供一种场效应型晶体管及其制造方法，可以降低源/漏的寄生电阻，抑制短沟道效应且降低泄露电流。该场效应型晶体管，包括：构成沟道区的第一半导体区；在上述第一半导体区上夹着栅绝缘膜形成的栅电极；对应于上述栅电极，在上述第一半导体区的两侧形成的源/漏电极；以及在上述第一半导体区和上述源/漏电极之间分别形成的、杂质浓度比上述第一半导体区高的第二半导体区，且上述第二半导体区的与上述沟道区相接的部分，在无电压施加的状态下在整个沟道长度方向上被耗尽化。沟道长度方向上的厚度小于等于10nm，且形成为比由杂质浓度决定的耗尽层宽度更薄。