-
公开(公告)号:CN106960872A
公开(公告)日:2017-07-18
申请号:CN201610015385.8
申请日:2016-01-11
申请人: 稳懋半导体股份有限公司
IPC分类号: H01L29/47 , H01L29/778 , H01L29/78 , H01L29/872 , B82Y40/00
CPC分类号: H01L29/47 , B82Y40/00 , H01L29/7787 , H01L29/7839 , H01L29/872
摘要: 本发明提供一种具有纳米尺度薄膜界面的肖特基能障半导体元件,包括一肖特基能障层以及一金属电极;其中于肖特基能障层的一上表面形成一纳米尺度薄膜界面层,纳米尺度薄膜界面层的厚度大于且小于构成纳米尺度薄膜界面层的材料为至少一氧化物;金属电极形成于纳米尺度薄膜界面层之上且与纳米尺度薄膜界面层相接触。因此,本发明可以改善金属-半导体场效晶体管的栅极延迟现象以及改善肖特基二极管的电流延迟现象。
-
公开(公告)号:CN105895683A
公开(公告)日:2016-08-24
申请号:CN201510226968.0
申请日:2015-05-06
申请人: 恩智浦有限公司
发明人: 约翰内斯·J·T·唐克尔 , 斯蒂凡·巴斯蒂安·西蒙·海尔 , 简·雄斯基
IPC分类号: H01L29/778 , H01L29/423 , H01L29/47 , H01L29/66 , H01L21/28
CPC分类号: H01L29/7839 , H01L21/28581 , H01L21/31 , H01L21/31111 , H01L29/2003 , H01L29/41725 , H01L29/42316 , H01L29/452 , H01L29/475 , H01L29/66462 , H01L29/7786 , H01L29/7787 , H01L29/778 , H01L29/42356
摘要: 一种半导体器件包括:衬底上的至少一个有源层以及该至少一个有源层的第一接触部,第一接触部包括与该至少一个有源层接触的金属以及金属上的覆盖层,覆盖层包括扩散阻挡,其中对覆盖层进行构图来形成包括由覆盖层覆盖的接触部区域和未覆盖的接触部区域的图案。
-
公开(公告)号:CN102130011B
公开(公告)日:2016-08-10
申请号:CN201010613768.8
申请日:2010-12-30
申请人: 复旦大学
IPC分类号: H01L21/336 , H01L21/28
CPC分类号: H01L29/7839 , H01L29/6653 , H01L29/66848
摘要: 一种晶体管的制造方法,包括如下步骤:提供半导体衬底;在半导体衬底表面形成堆叠栅;在半导体衬底表面形成绝缘层;在绝缘层表面形成消耗层;刻蚀绝缘层和消耗层;在半导体衬底表面形成金属层;热退火;除去金属层。本发明的优点在于,所采用的侧墙的上部外侧部分是由能够与金属层发生反应的材料构成的,因此能够在退火过程中吸收侧墙两侧金属层,避免其向半导体层中扩散,保证能够形成纵向超薄、均匀且横向生长可控且受到抑制的肖特基结。
-
公开(公告)号:CN105206671A
公开(公告)日:2015-12-30
申请号:CN201510347674.3
申请日:2015-06-19
申请人: 英飞凌科技奥地利有限公司
CPC分类号: H01L27/088 , H01L27/0207 , H01L27/07 , H01L27/0705 , H01L29/0634 , H01L29/0696 , H01L29/0882 , H01L29/1095 , H01L29/402 , H01L29/41741 , H01L29/4232 , H01L29/4238 , H01L29/49 , H01L29/66333 , H01L29/6634 , H01L29/66666 , H01L29/66712 , H01L29/7395 , H01L29/7396 , H01L29/7803 , H01L29/7811 , H01L29/7827 , H01L29/7839 , H01L29/0843
摘要: 本发明的各个实施例涉及具有不同局部跨导的半导体开关器件。一种半导体器件包括半导体衬底,该半导体衬底具有外缘、限定出有源面积区域的多个可开关控制单元、和布置在限定出该有源面积区域域的可开关控制单元与外缘之间的边缘端接区域。每个可开关控制单元包括本体区域、栅极电极结构和源极区域。由可开关控制单元限定出来的该有源面积区域至少包括具有第一跨导的第一可开关控制区域并且至少包括具有第二跨导的第二可开关控制区域,该第二跨导与该第一跨导不同。
-
公开(公告)号:CN102569379B
公开(公告)日:2015-09-09
申请号:CN201110408970.1
申请日:2011-12-06
申请人: 富士通株式会社
IPC分类号: H01L29/778 , H01L21/335
CPC分类号: H01L29/7787 , H01L29/2003 , H01L29/42356 , H01L29/4236 , H01L29/42364 , H01L29/66462 , H01L29/7839 , H01L2224/0603 , H01L2224/48247 , H01L2224/48257
摘要: 本发明公开了一种半导体器件以及用于制造半导体器件的方法,该半导体器件包括:第一半导体层,置于衬底的上方;第二半导体层,置于第一半导体层的上方;栅极凹陷,通过去除部分或全部的第二半导体层而置于第一半导体层上方的预定区域中;绝缘膜,置于栅极凹陷和第二半导体层的上方;栅极,置于栅极凹陷的上方,在栅极与栅极凹陷之间具有绝缘膜;源极和漏极,置于第一半导体层或第二半导体层的上方,其中,栅极凹陷的中心部分高于栅极凹陷的周边部分。
-
公开(公告)号:CN101834141B
公开(公告)日:2015-03-04
申请号:CN201010162413.1
申请日:2010-04-28
申请人: 复旦大学
IPC分类号: H01L21/336 , H01L21/265 , H01L29/78 , H01L29/08
CPC分类号: H01L29/7839 , H01L21/26586 , H01L29/45 , H01L29/456 , H01L29/47 , H01L29/66643 , H01L29/66659 , H01L29/7835
摘要: 本发明属于微电子器件技术领域,具体公开了一种不对称型源漏场效应晶体管的制备方法。通过改变两次离子注入的倾斜角度来控制离子注入形成的掺杂区域的位置,形成不对称型源漏场效应晶体管的独特结构。所述不对称型源漏场效应晶体管结构的源区和漏区结构不对称,其一由PN结构成,另外一个由肖特基结和PN结混合构成。
-
公开(公告)号:CN104137237A
公开(公告)日:2014-11-05
申请号:CN201180076434.4
申请日:2011-12-23
申请人: 英特尔公司
IPC分类号: H01L21/336 , H01L29/78
CPC分类号: H01L29/78618 , B82Y40/00 , H01L21/268 , H01L29/0673 , H01L29/0847 , H01L29/42356 , H01L29/42392 , H01L29/66477 , H01L29/66742 , H01L29/66787 , H01L29/66977 , H01L29/7839 , H01L29/7845 , H01L29/7848 , H01L29/78651 , H01L29/78684 , H01L29/78696
摘要: 描述了具有非分立的源极区和漏极区的纳米线结构。例如,半导体器件包括布置在衬底之上的多条垂直堆叠的纳米线。每条纳米线包括布置在纳米线中的分立的沟道区。栅极电极叠置体包围多条垂直堆叠的纳米线。一对非分立的源极区和漏极区布置在多条垂直堆叠的纳米线的分立的沟道区的任一侧上并与多条垂直堆叠的纳米线的分立的沟道区相邻。
-
公开(公告)号:CN102569418B
公开(公告)日:2014-04-23
申请号:CN201210026661.2
申请日:2012-02-07
申请人: 清华大学
IPC分类号: H01L29/812 , H01L21/338
CPC分类号: H01L29/66477 , H01L29/0895 , H01L29/66636 , H01L29/66643 , H01L29/78 , H01L29/7839
摘要: 本发明提出了一种具有含碳绝缘层的肖特基势垒晶体管及其制备方法,该肖特基势垒晶体管包括衬底及其上形成的栅堆叠,金属源极和金属漏极,在衬底与金属源极之间以及衬底与金属漏极之间的含碳绝缘层。本发明的肖特基势垒晶体管具有含碳绝缘层,该含碳绝缘层对费米能级钉扎现象具有减缓效果,能够有效降低肖特基接触势垒的高度。本发明的制备方法简单快捷,工艺稳定性高,制作成本低,制备的含碳绝缘层的厚度基本一致,能够有效阻挡金属自由态进入半导体,从而降低肖特基势垒高度。
-
公开(公告)号:CN102856198A
公开(公告)日:2013-01-02
申请号:CN201110175568.3
申请日:2011-06-27
IPC分类号: H01L21/336 , H01L21/762 , H01L29/78 , H01L29/06 , H01L29/10
CPC分类号: H01L21/28008 , H01L29/41733 , H01L29/4232 , H01L29/66545 , H01L29/66643 , H01L29/66772 , H01L29/78 , H01L29/7839
摘要: 本发明提供了一种半导体结构的制造方法,该方法包括:提供SOI衬底,并在所述SOI衬底上形成栅极结构;刻蚀所述栅极结构两侧的所述SOI衬底的SOI层和BOX层,以形成暴露所述BOX层的沟槽,该沟槽部分进入所述BOX层;在所述沟槽的侧壁形成侧墙;在所述沟槽内形成覆盖所述侧墙的金属层,该金属层与所述栅极结构下方的所述SOI层相接触。相应地,本发明还提供一种使用上述方法形成的半导体结构。本发明提供的制造方法和半导体结构使得半导体器件在工作时金属层与SOI衬底的体硅层之间的电容减小,有利于提升半导体器件的性能。
-
公开(公告)号:CN102403315A
公开(公告)日:2012-04-04
申请号:CN201110066839.1
申请日:2011-03-18
申请人: 株式会社东芝
IPC分类号: H01L27/04
CPC分类号: H01L29/7839 , H01L29/0619 , H01L29/0623 , H01L29/0878 , H01L29/402 , H01L29/407 , H01L29/41741 , H01L29/41766 , H01L29/4236 , H01L29/42368 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7811 , H01L29/7813
摘要: 本发明提供一种降低场效应型晶体管部的通态电阻并且抑制了肖特基势垒二极管部的漏泄电流的半导体装置。具备:第一导电型的第一半导体层;第二导电型的第二半导体层,设置在第一半导体层的上方;第一导电型的第三半导体层,设置在第二半导体层的上方;填充电极,隔着第一绝缘膜设置在第一沟槽内;控制电极,在第一沟槽内隔着第二绝缘膜设置在填充电极的上方;第二导电型的第四半导体层,连接于第二沟槽的下端,选择性地设置在第一半导体层内;第一主电极,与第一半导体层电连接;以及第二主电极,设置在第二沟槽内,与第二半导体层、第三半导体层、第四半导体层连接。填充电极与第二主电极或控制电极电连接,在第二沟槽的侧壁形成有由第二主电极和第一半导体层构成的肖特基结。
-
-
-
-
-
-
-
-
-