公开(公告)号：CN114388457A

公开(公告)日：2022-04-22

申请号：CN202111220186.8

申请日：2021-10-20

Applicant: 株式会社村田制作所

Inventor： 高桥新之助 ,  青池将之 ,  长谷昌俊 ,  播磨史生

IPC: H01L23/367 ,  H01L29/737

Abstract: 提供能够实现从晶体管的散热特性的提高的半导体装置。在由半导体构成的基板的表层部之上配置有在俯视时包含至少一个金属区域的粘合层。在粘合层之上配置有半导体元件。半导体元件包含配置在作为粘合层的一个金属区域的第一金属区域之上的第一晶体管。第一晶体管包含与第一金属区域电连接的集电极层、配置在其上的基极层、以及配置在其上的发射极层。在第一晶体管的发射极层之上配置有第一发射极电极。在第一发射极电极之上配置有第一导体突起。基板的表层部的半导体材料的导热率比第一晶体管的集电极层、基极层、以及发射极层的任何一个的导热率都高。

公开(公告)号：CN112531022A

公开(公告)日：2021-03-19

申请号：CN202010985508.7

申请日：2020-09-18

Applicant: 株式会社村田制作所

Inventor： 佐佐木健次 ,  梅本康成 ,  小屋茂树 ,  高桥新之助 ,  近藤将夫

IPC: H01L29/737 ,  H01L29/08 ,  H01L23/34

Abstract: 本发明提供一种能够实现SOA的扩大、以及击穿电压的提高的半导体装置。在基板的表层部，设置有具有导电性的子集电极层。在俯视时，在子集电极层的内部，配置有集电极层、基极层、以及发射极层。集电极层与子集电极层连接。在俯视时具有在第一方向上较长的形状的发射极电极配置于与发射极层重叠的位置。在俯视时具有在第一方向上较长的形状的基极电极在与第一方向正交的第二方向上与发射极电极隔着间隔来配置。在俯视时，从发射极电极观察集电极电极配置于第二方向的一侧，而未配置于另一侧。在基极电极的长度方向的两端以外的部位，基极布线与基极电极连接。

公开(公告)号：CN108735812A

公开(公告)日：2018-11-02

申请号：CN201810373479.1

申请日：2018-04-24

Applicant: 株式会社村田制作所

Inventor： 高桥新之助 ,  青池将之

IPC: H01L29/778 ,  H01L29/40

CPC classification number: H01L29/0619 ,  H01L29/1075 ,  H01L29/405 ,  H01L29/42312 ,  H01L29/475 ,  H01L29/7786

Abstract: 本发明提供一种能使漏电流降低的半导体装置。配置于半导体基板上的半导体层包括活性区域和在俯视时包围活性区域的元件隔离区域。在活性区域形成有场效应晶体管。彼此分离的多个保护环电极经由元件隔离区域对活性区域的电位造成影响。在半导体层、场效应晶体管以及保护环电极上形成有层间绝缘膜。形成于层间绝缘膜上的保护环连接布线对多个保护环电极进行相互电连接。

公开(公告)号：CN119072788A

公开(公告)日：2024-12-03

申请号：CN202380035902.6

申请日：2023-04-25

Applicant: 株式会社村田制作所

Inventor： 青池将之 ,  高桥新之助 ,  长谷昌俊 ,  播磨史生

IPC: H01L29/737 ,  H01L21/331 ,  H01L21/8222 ,  H01L27/06 ,  H01L29/861 ,  H01L29/868

Abstract: 在支承基板的上表面的至少一部分区域配置有包括第一金属区域的粘接层。在粘接层之上配置有基底层，该基底层包括电连接于第一金属区域的由具有导电性的半导体材料构成的子集电极区域。在子集电极区域之上配置有第一晶体管，该第一晶体管包括电连接于子集电极区域的集电极层、配置于集电极层之上的基极层、以及配置于基极层之上的发射极层。在子集电极区域之上的在俯视时位于第一晶体管的外侧且与第一金属区域重叠的位置，配置有电连接于子集电极区域的集电极电极。

公开(公告)号：CN117546291A

公开(公告)日：2024-02-09

申请号：CN202280040936.X

申请日：2022-05-31

Applicant: 株式会社村田制作所

Inventor： 近藤将夫 ,  后藤聪 ,  筒井孝幸 ,  高桥新之助

IPC: H01L25/07

Abstract: 本发明提供在堆叠型的半导体装置中，能够提高散热性的半导体装置。第一部件包含半导体基板以及第一电子电路。第一电子电路包含设置于半导体基板的一个表面的半导体元件。在作为第一部件的一个表面的第一面贴附有第二部件。第二部件包含第二电子电路，第二电子电路包含其它的半导体元件。在第二部件设置有沿厚度方向贯穿第二部件的第一开口。第一导体突起连接于第一电子电路。第一导体突起从第一部件的第一面经过第二部件的第一开口而突出至第一开口的外侧。

公开(公告)号：CN114567267A

公开(公告)日：2022-05-31

申请号：CN202111298651.X

申请日：2021-11-04

Applicant: 株式会社村田制作所

Inventor： 近藤将夫 ,  梅本康成 ,  马少骏 ,  高桥新之助

IPC: H03F1/30 ,  H03F3/21

Abstract: 本发明提供能够提高处于低温的温度环境的晶体管的耐压性的功率放大电路。功率放大电路(10)具备：放大部，放大无线频率信号；加热部(114)，与放大部相邻地设置，且具有随着通过电流的增加而发热量增加的至少一个晶体管(11411)；以及控制电路(112)，与晶体管(11411)连接，在环境温度在规定的阈值以下的情况下，使通过电流增加。

公开(公告)号：CN112582399A

公开(公告)日：2021-03-30

申请号：CN202011063884.7

申请日：2020-09-30

Applicant: 株式会社村田制作所

Inventor： 近藤将夫 ,  佐佐木健次 ,  小屋茂树 ,  高桥新之助

IPC: H01L27/06 ,  H01L27/02

Abstract: 本发明提供能够抑制集电极电流或漏极电流的路径的寄生电感或寄生电阻的增加的半导体装置。在基板配置有两列的晶体管列。两列的晶体管列的每列晶体管列由在第一方向上排列的多个晶体管构成，两列的晶体管列在与第一方向正交的第二方向上隔开间隔配置。在俯视时，在两列的晶体管列之间的区域配置有第一布线。第一布线与两列的晶体管列的多个晶体管的集电极或者漏极连接。在俯视时第一凸块与第一布线重叠，且配置在两列的晶体管列之间，并与第一布线连接。