-
公开(公告)号：CN119694994A
公开(公告)日：2025-03-25
申请号：CN202411653903.X
申请日：2020-06-19
Applicant: 株式会社村田制作所
Inventor： 青池将之
IPC: H01L23/367 , H01L23/373 , H01L23/498 , H01L21/48
Abstract: 本发明提供一种适合高散热性、高输出、高集成化的半导体装置及其制造方法。半导体装置(110)具备：基板(1)，在上表面具有电路元件以及与该电路元件连接的电极；以及外部连接用的导体柱凸块(PB)，设置在该基板(1)上与电极或者电路元件(21)接触并电连接。基板(1)包含第一基材(10)、和配置在该第一基材(10)上的第二基材(20)，电路元件(21)以及电极形成于第二基材(20)，第一基材(10)的热阻比第二基材(20)的热阻低。
-
公开(公告)号：CN119694992A
公开(公告)日：2025-03-25
申请号：CN202411653284.4
申请日：2020-06-19
Applicant: 株式会社村田制作所
Inventor： 青池将之
IPC: H01L23/367 , H01L23/373 , H01L23/498 , H01L21/48
Abstract: 本发明提供一种适合高散热性、高输出、高集成化的半导体装置及其制造方法。半导体装置(110)具备：基板(1)，在上表面具有电路元件以及与该电路元件连接的电极；以及外部连接用的导体柱凸块(PB)，设置在该基板(1)上与电极或者电路元件(21)接触并电连接。基板(1)包含第一基材(10)、和配置在该第一基材(10)上的第二基材(20)，电路元件(21)以及电极形成于第二基材(20)，第一基材(10)的热阻比第二基材(20)的热阻低。
-
公开(公告)号：CN114520224A
公开(公告)日：2022-05-20
申请号：CN202111273521.0
申请日：2021-10-29
Applicant: 株式会社村田制作所
IPC: H01L27/02 , H01L27/06 , H01L29/737 , H01L23/367
Abstract: 本发明提供一种包含多个半导体元件，且适合小型化的半导体装置。在基板的一个面上在一个方向上排列配置多个晶体管，各晶体管相互并联连接。多个晶体管分别包含从基板侧开始依次层叠的集电极层、基极层以及发射极层。在多个晶体管中相互相邻的两个晶体管之间的区域中的至少一个区域分别配置有无源元件。在多个晶体管中的每个晶体管的集电极层与基板之间配置有与集电极层电连接的集电极电极。
-
-
公开(公告)号：CN108735812B
公开(公告)日：2021-12-10
申请号：CN201810373479.1
申请日：2018-04-24
Applicant: 株式会社村田制作所
IPC: H01L29/778 , H01L29/40
Abstract: 本发明提供一种能使漏电流降低的半导体装置。配置于半导体基板上的半导体层包括活性区域和在俯视时包围活性区域的元件隔离区域。在活性区域形成有场效应晶体管。彼此分离的多个保护环电极经由元件隔离区域对活性区域的电位造成影响。在半导体层、场效应晶体管以及保护环电极上形成有层间绝缘膜。形成于层间绝缘膜上的保护环连接布线对多个保护环电极进行相互电连接。
-
Patent Agency Ranking
公开(公告)号：CN107968076A
公开(公告)日：2018-04-27
申请号：CN201710963350.1
申请日：2017-10-16
Applicant: 株式会社村田制作所
Abstract: 本发明的课题在于，提供一种能够降低晶片的翘曲、钝化膜的裂纹的半导体装置。半导体装置(1)具备半导体基板(2)、形成在半导体基板(2)的半导体元件(3)、与半导体元件(3)连接的金属层(4)、以及保护半导体元件(3)的钝化膜(11)。钝化膜(11)交替地层叠产生压缩应力的密度低的第一绝缘膜(12)和产生压缩应力的密度高的第二绝缘膜(13)而形成。在最靠近半导体基板(2)的最下层配置有第一绝缘膜(12)。第一绝缘膜(12)和第二绝缘膜(13)使用硅氮化膜、硅氧化膜、硅氮氧化膜中的任一者来形成。
-
公开(公告)号：CN119694995A
公开(公告)日：2025-03-25
申请号：CN202411653966.5
申请日：2020-06-19
Applicant: 株式会社村田制作所
Inventor： 青池将之
IPC: H01L23/367 , H01L23/373 , H01L23/498 , H01L21/48
Abstract: 本发明提供一种适合高散热性、高输出、高集成化的半导体装置及其制造方法。半导体装置(110)具备：基板(1)，在上表面具有电路元件以及与该电路元件连接的电极；以及外部连接用的导体柱凸块(PB)，设置在该基板(1)上与电极或者电路元件(21)接触并电连接。基板(1)包含第一基材(10)、和配置在该第一基材(10)上的第二基材(20)，电路元件(21)以及电极形成于第二基材(20)，第一基材(10)的热阻比第二基材(20)的热阻低。
-
公开(公告)号：CN119072788A
公开(公告)日：2024-12-03
申请号：CN202380035902.6
申请日：2023-04-25
Applicant: 株式会社村田制作所
IPC: H01L29/737 , H01L21/331 , H01L21/8222 , H01L27/06 , H01L29/861 , H01L29/868
Abstract: 在支承基板的上表面的至少一部分区域配置有包括第一金属区域的粘接层。在粘接层之上配置有基底层，该基底层包括电连接于第一金属区域的由具有导电性的半导体材料构成的子集电极区域。在子集电极区域之上配置有第一晶体管，该第一晶体管包括电连接于子集电极区域的集电极层、配置于集电极层之上的基极层、以及配置于基极层之上的发射极层。在子集电极区域之上的在俯视时位于第一晶体管的外侧且与第一金属区域重叠的位置，配置有电连接于子集电极区域的集电极电极。
-
公开(公告)号：CN118016604A
公开(公告)日：2024-05-10
申请号：CN202311461531.6
申请日：2023-11-06
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种电子部件以及电子部件的制造方法，该电子部件包含即使产生裂缝也不容易产生可靠性的降低的电容器。配置有电容器，该电容器在由化合物半导体构成的基板的一个面即上表面的一部分的区域上，包含从基板侧依次层叠的下层电极、电介质膜、以及上层电极。在比电介质膜靠近上方，配置有由绝缘性的金属氧化物或者硅氧化物构成的覆膜。在俯视上表面时，覆膜遍及下层电极的边缘的整周，从比下层电极的边缘靠内侧的区域扩展到外侧的区域。
-
公开(公告)号：CN109887911B
公开(公告)日：2023-08-25
申请号：CN201811483645.X
申请日：2018-12-05
Applicant: 株式会社村田制作所
IPC: H01L27/02 , H01L21/60 , H01L23/367
Abstract: 本发明提供一种能够缓解在晶体管部分产生的热应力、能够抑制元件的尺寸的增大且能够抑制散热性的下降的半导体装置。在基板上的多个单位晶体管的动作区域的上方配置有第一布线。进而，在基板的上方配置有第二布线。在第一布线以及第二布线上配置有绝缘膜。在绝缘膜设置有在俯视下整个区域与第一布线重叠的第一开口以及与第二布线重叠的第二开口。配置在绝缘膜上的第一凸块穿过第一开口与第一布线连接，第二凸块穿过第二开口与第二布线连接。在俯视下，多个动作区域中的至少一个动作区域配置在第一凸块的内侧，配置在第一凸块的内侧的动作区域的至少一部分的区域配置在第一开口的外侧。第一开口的平面形状与第二开口的平面形状相同。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.045 seconds)
