-
公开(公告)号：CN115392163B
公开(公告)日：2023-09-26
申请号：CN202211176515.8
申请日：2022-09-26
申请人： 江苏汤谷智能科技有限公司 , 北京汤谷软件技术有限公司
IPC分类号： G06F30/3308 , G06F30/39 , H01L21/67 , G06F115/08
摘要： 本发明提出一种全自动数字芯片自定义IP封装系统，通过系统包括芯片封装参数获取模块、芯片封装面积模拟模块、芯片封装发热模拟模块、芯片封装执行模块，通过芯片封装面积模拟模块进行芯片封装面积模拟，通过芯片封装发热模拟模块进行芯片封装发热模拟，通过芯片封装执行模块基于芯片封装面积模拟模块以及芯片封装发热模拟模块的计算结果，选择最优的封装方案，将芯片封装于基板上。本发明通过上述方案，在减小封装面积的同时，提升封装芯片的散热性能，提高了封装的可靠性以及便捷性。
-
公开(公告)号：CN114357916B
公开(公告)日：2023-03-10
申请号：CN202210029267.8
申请日：2022-01-11
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F30/33
摘要： 本发明提供一种芯片FPGA原型验证方法及系统，涉及芯片FPGA原型验证领域，首先读取目标RTL设计代码，在所述RTL设计代码头部，设定宏定义数据，其次根据宏定义数据，生成第一模块文件列表，根据目标验证模块，在第一模块文件列表删除不是目标验证模块的模块，生成第二模块文件列表，然后只对第二模块文件列表中的模块进行功能和性能的验证，从而提高验证针对性，减少验证时间，增加验证灵活性，简化验证程序，提高芯片的FPGA原型验证阶段的效率，缩短芯片的研发周期。
-
公开(公告)号：CN115268568A
公开(公告)日：2022-11-01
申请号：CN202210924231.6
申请日：2022-07-31
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F1/08 , G06F1/12 , G06F30/347
摘要： 本申请公开了一种芯片FPGA原型验证时钟系统，包括：主控卡，业务卡，时钟卡，机箱；所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；所述时钟卡用于产生时钟信号可输入到至少一个主控卡，再有主控卡将时钟信号输入到至少一个业务卡；其中，所述主控卡和业务卡也可独立产生时钟信号。本申请提供的芯片FPGA原型验证时钟系统可以让芯片FPGA原型验证设备的多个业务卡在一个统一时钟信号调配下协同工作，同时支持不同的业务卡在不同的时钟信号调配下工作，方便多用户同时使用一个芯片FPGA原型验证设备，支持多用户同时使用，并且完全独立互不影响，由此可以实现多用户并发使用，最优化系统资源使用效率。
-
公开(公告)号：CN114781128A
公开(公告)日：2022-07-22
申请号：CN202210294933.0
申请日：2022-03-24
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F30/20 , G06K9/62 , G06F119/04
摘要： 本发明公开了一种利用人工智能技术的芯片寿命预测系统及方法，包括步骤S100：分别获取不同规格型号芯片在出厂前得到寿命数据时的仿真老化轨迹曲线；分别对不同芯片的仿真老化轨迹曲线进行使用时长划阶段处理；步骤S200：基于各芯片在不同使用时长阶段的老化特征值进行曲线拟合得到各芯片的老化特征值轨迹曲线；步骤S300：进行初始匹配判断得到匹配判断结果，匹配判断结果包括需对待测芯片进行寿命预测时长调整、不需对待测芯片进行寿命预测时长调整、需对待测芯片进行仿真老化轨迹曲线的重新匹配；步骤S400：对匹配判断结果进行校验；步骤S500：按照校验过的匹配判断结果对待测芯片进行寿命的匹配及预测。
-
公开(公告)号：CN114722754A
公开(公告)日：2022-07-08
申请号：CN202210275164.X
申请日：2022-03-19
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F30/347 , G06F113/18 , G06F115/02 , G06F115/12
摘要： 一种FPGA原型验证设备。本发明公开了一种FPGA原型验证设备，其包括以下模块：主控卡、业务卡、机箱；其中，所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；所述主控卡与所述业务卡之间可插拔连接；所述业务卡与所述业务卡之间可插拔连接。本发明提供的FPGA原型验证设备，主控卡和业务卡之间，业务卡也业务卡之间采用可插拔连接，实现FPGA原型验证设备模块化、开放式的可扩展架构，可以根据需要通过可插拔实现所述主控卡与所述业务卡之间的灵活连接，以及灵活扩展业务卡，根据不同的需求，快速搭建FPGA原型验证装置，从而实现了一个易于灵活扩展原型验证所需FPGA芯片数量的装置，节约了成本，增加了灵活性。
-
公开(公告)号：CN113904677A
公开(公告)日：2022-01-07
申请号：CN202111189704.4
申请日：2021-10-11
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： H03K19/17728
摘要： 本发明公开了一种可定制多种输入的查找表电路及FPGA新型阵列结构，属于可编程逻辑器件技术领域，解决了现有技术中查找表逻辑资源的密度偏低，配置不灵活的问题。本发明通过若干个不同输入的查找表单元、若干个数据选择器、加法器的连接，可根据需要灵活实现多种输入的查找表，增加应用时的灵活性和适配性；可定制FPGA的新型阵列结构，采用六边形平铺的结构，且每个六边形包括十二个多边形PLB。本发明用于在可编程逻辑器件中实现多种逻辑功能，同时增加了逻辑器件的密度，留出足够的布线空间，利于灵活布线。
-
公开(公告)号：CN113901749A
公开(公告)日：2022-01-07
申请号：CN202111184649.X
申请日：2021-10-11
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F30/347
摘要： 本发明公开了一种FPGA阵列结构及基于分部空间分段可编程时钟布线方法，属于可编程逻辑器件技术领域，解决了现有技术中查找表逻辑资源的密度偏低，配线资源少、不易精确控制时钟延时的问题。本发明通过将逻辑元件布置为紧密的多边形逻辑块，且12个多边形组成六边形结构，由六边形平铺成FPGA阵列结构；基于分部空间分段可编程时钟布线方法采用布线时钟、分配时钟、星型分配时钟，由布线时钟将时钟信号送至送至星型时钟，再由星型时钟通过鱼骨型时钟结构将时钟信号送至逻辑块。本发明为并FPGA提供新型阵列结构，使得元件布局密度高、配线资源增加、互联延时可以得到较好的控制。
-
公开(公告)号：CN115268568B
公开(公告)日：2024-06-28
申请号：CN202210924231.6
申请日：2022-07-31
申请人： 北京汤谷软件技术有限公司 , 江苏汤谷智能科技有限公司
IPC分类号： G06F1/08 , G06F1/12 , G06F30/347
摘要： 本申请公开了一种芯片FPGA原型验证时钟系统，包括：主控卡，业务卡，时钟卡，机箱；所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；所述时钟卡用于产生时钟信号可输入到至少一个主控卡，再有主控卡将时钟信号输入到至少一个业务卡；其中，所述主控卡和业务卡也可独立产生时钟信号。本申请提供的芯片FPGA原型验证时钟系统可以让芯片FPGA原型验证设备的多个业务卡在一个统一时钟信号调配下协同工作，同时支持不同的业务卡在不同的时钟信号调配下工作，方便多用户同时使用一个芯片FPGA原型验证设备，支持多用户同时使用，并且完全独立互不影响，由此可以实现多用户并发使用，最优化系统资源使用效率。
-
公开(公告)号：CN115266743A
公开(公告)日：2022-11-01
申请号：CN202210533548.7
申请日：2022-05-17
申请人： 江苏汤谷智能科技有限公司 , 北京汤谷软件技术有限公司
IPC分类号： G01N21/95 , G01N21/956
摘要： 本发明公开了一种无损检测下的芯片质量的评估系统及方法，所述评估系统包括参照信息采集模块、评估信息获取模块和分析评估模块，所述参照信息采集模块预先采集合格芯片的图像信息作为参照信息，所述参照信息包括字符信息、表面信息和管脚信息，所述评估信息获取模块获取待检测芯片的图像为评估图像，对评估图像进行预处理得到待评估信息，所述待评估信息包括待评估字符、待评估表面和待评估管脚，所述分析评估模块对参照信息和待评估信息分析，评估待检测芯片质量是否合格，在评估待检测芯片存在不合格时，输出待检测芯片的不合格内容。
-
公开(公告)号：CN115033446A
公开(公告)日：2022-09-09
申请号：CN202210414554.0
申请日：2022-04-20
申请人： 江苏汤谷智能科技有限公司 , 北京汤谷软件技术有限公司
摘要： 本发明公开了一种数字芯片结构的智能化质量检测系统及方法，属于数字芯片质量检测技术领域。该系统包括：压力感知模块、虚拟测试模块、智能化质量检测模块、时间预测模块、警示模块；所述压力感知模块的输出端与所述虚拟测试模块的输入端相连接；所述虚拟测试模块的输出端与所述智能化质量检测模块的输入端相连接；所述智能化质量检测模块的输出端与所述时间预测模块的输入端相连接；所述时间预测模块的输出端与所述警示模块的输入端相连接。本发明能够对电脑嵌入式系统内部芯片虚焊故障进行预测分析，防止突然出现的电脑故障扰乱人们的生活节奏，影响生活质量。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.054 秒)
