-
公开(公告)号：CN102033736A
公开(公告)日：2011-04-27
申请号：CN201010623991.0
申请日：2010-12-31
Applicant: 清华大学
IPC: G06F9/30
Abstract: 一种指令集可扩展处理器的控制方法，通过对应的计算机处理器中内嵌入代替算术逻辑单元的可编程逻辑单元、可编程存储器以及指令配置模块进行控制，在不改变处理器硬件结构的情况下，通过配置可编程存储器中的映射关系，即可由相同的译码结果产生不同的控制信号，从而实现具有不同功能的指令，实现指令集的可灵活扩展且指令执行单元可配置，另外通过修改可编程存储器中的配置信息，实现对可编程算术逻辑单元或者可编程指令执行单元的多种配置方法，最后这样的控制方式还具有简便通用，且成本低的优点。
-
-
公开(公告)号：CN101615113A
公开(公告)日：2009-12-30
申请号：CN200910090205.2
申请日：2009-07-31
Applicant: 清华大学
Abstract: 本发明提出一种一条指令完成一次蝶形运算的微处理器实现方法，包括以下步骤：解码级解析指令，并生成操作码和旁路控制信号；根据指令从源寄存器中获取第一操作数和第二操作数；根据所述旁路控制信号选择进行一级操作或者两级操作，并根据生成的所述操作码进行蝶形运算。通过本发明能够实现一条指令完成一次蝶形单元运算的功能，从而能够有效地提高处理器的性能。
-
公开(公告)号：CN120067040A
公开(公告)日：2025-05-30
申请号：CN202411905942.4
申请日：2024-12-23
Applicant: 上海清华国际创新中心 , 清华大学
IPC: G06F15/78
Abstract: 本申请公开了一种多芯粒集成系统、芯片和数据处理系统，所述系统包括：多个算力芯粒，每个算力芯粒用于基于对应的预设计算通路进行数据计算；管理芯粒，管理芯粒通过多个die2die接口与多个算力芯粒分别相连，die2die接口与每个算力芯粒一一对应，用于接收外部输入数据，并将外部输入数据发送给至少一个算力芯粒，以通过算力芯粒对外部输入数据进行数据处理，得到目标输出数据，以及在数据处理过程中，对多个算力芯粒之间进行数据转发，以便每个算力芯粒按照对应的预设计算通路进行数据计算。由此，该系统通过die2die接口将管理芯粒和多个算力芯粒进行连接，以构建多算力芯粒集成系统，从而提供更高算力，满足大算力应用场景需求。
-
公开(公告)号：CN117453289A
公开(公告)日：2024-01-26
申请号：CN202311535532.0
申请日：2023-11-17
Applicant: 清华大学 , 合肥精智达集成电路技术有限公司
IPC: G06F9/30
Abstract: 本发明提供一种无流水线空泡的微处理器、集成电路以及电子设备，涉及微处理器技术领域，取指模块用于按照流水线周期获取跳转指令和通用指令，并将跳转指令发送至跳转控制模块，将通用指令发送至解码模块；跳转控制模块用于根据跳转指令计算出跳转的目标地址，以及向取指模块发送跳转执行信号和目标地址；取指模块还用于根据跳转执行信号和目标地址，从目标地址获取新跳转指令和新通用指令，并将新跳转指令发送至跳转控制模块，将新通用指令发送至解码模块。本发明实现跳转时指令流也是连续的，不需要清空流水线，使得流水线中的执行模块有连续的指令可以执行，不会间断，从而很好的解决跳转指令造成的流水线空泡问题，具有极高的实用性。
-
Patent Agency Ranking
公开(公告)号：CN117238342A
公开(公告)日：2023-12-15
申请号：CN202311332555.1
申请日：2023-10-13
Applicant: 清华大学
IPC: G11C11/409 , G11C11/4094
Abstract: 本公开的至少一实施例提供一种存储单元、电子装置及存储单元的操作方法。该存储单元包括电源开关子单元、易失性存储子单元以及非易失性存储子单元；易失性存储子单元被配置为使用从第一电源电压端接收的第一电源电压和从第二电源电压端接收的第二电源电压进行操作，且易失性存储子单元包括存储节点；电源开关子单元被配置为接收电源控制信号且根据电源控制信号控制是否允许易失性存储子单元使用第一电源电压进行操作。该存储单元、电子装置及存储单元的操作方法能够在数据恢复时通过电源控制信号关闭电源开关子单元以使易失性存储子单元不能使用第一电源电压进行操作，破坏易失性存储子单元的稳态结构，可以提高数据恢复成功率。
-
公开(公告)号：CN111835358B
公开(公告)日：2023-03-24
申请号：CN201910329557.2
申请日：2019-04-23
Abstract: 本申请实施例提供一种数字模拟转换电路及数字模拟转换器，涉及电子技术领域，能够显著降低电路的功耗。该数字模拟转换电路包括：驱动管理模块，参考产生模块，电压驱动模块以及电压选择模块；参考产生模块，用于产生A个参考电压，并输出A个参考电压至对应的A组电压驱动模块的第二输入端；电压驱动模块，用于根据驱动管理模块输出的电压驱动信号以及参考产生模块输出的参考电压，确定驱动电压，并输出驱动电压至X个电压选择模块；电压选择模块，用于根据A组电压驱动模块分别输出的驱动电压以及数字模拟转换电路的输入电压，确定数字模拟转换电路的一个输出电压。
-
公开(公告)号：CN111242295B
公开(公告)日：2022-11-25
申请号：CN202010067775.6
申请日：2020-01-20
Applicant: 清华大学
Abstract: 本发明公开了一种可配置池化算子的方法，在池化计算之前设置一个片上的池化缓存，先按照卷积计算中的排列次序将数据存入池化缓存，然后再按照池化运算的顺序从池化缓存的相应位置依次取出数据进行计算，本发明还提供了一种可配置池化算子的电路，并公开了最大池化计算模块和平均池化计算模块的具体结构，在平均池化计算模块中，通过复用所述平均池化计算模块若干次，并在第三个加法器的输出与移位器的输入之间设置累加器，从而实现全局平均池化，通过改变复用平均池化计算模块的次数，实现任意尺寸下的全局平均池化计算。本发明不仅可以省去使用处理器计算池化的时间，优化加速器的性能，而且具有良好的通用性。
-
公开(公告)号：CN105573959B
公开(公告)日：2018-10-19
申请号：CN201610077605.X
申请日：2016-02-03
Applicant: 清华大学
IPC: G06F15/16
Abstract: 一种计算存储一体的分布式计算机架构，包括中央处理器和一个或多个计算单元，所述计算单元基于3D封装工艺封装于DDR芯片中，每个DDR芯片封装多层DRAM和一层逻辑电路层，逻辑电路层包括一个DMA和一个或多个计算单元，其中所述计算单元直接对DRAM进行访问，所述中央处理器经存储控制器通过分层的存储体系对DRAM进行访问，所述中央处理器和计算单元通过所述DMA实现快速块数据交换，中央处理器运行操作系统，并实现必要的控制类操作，计算单元负责完成计算任务。本发明基于3D封装技术，实现了计算单元和中央处理器的交互配置，由集中式的计算模式转换为分布式计算模式，大大减小了中央处理器的负担。
-
公开(公告)号：CN108053848A
公开(公告)日：2018-05-18
申请号：CN201810002562.8
申请日：2018-01-02
Applicant: 清华大学
Abstract: 一种电路结构及神经网络芯片。该电路结构包括：存储器阵列，其中，所述存储器阵列包括多条字线、位线以及多个存储单元；以及处理电路，与所述存储器阵列层叠设置，且被配置为实现神经网络中的至少一个神经元，以及可存取所述存储器阵列中存储的权值数据。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.025 seconds)
