-
公开(公告)号：CN116981340A
公开(公告)日：2023-10-31
申请号：CN202210397417.0
申请日：2022-04-15
申请人： 联华电子股份有限公司
摘要： 本发明公开一种半导体元件及其制作方法，其中制作半导体元件的方法主要包括先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上，然后形成第一自旋轨道转矩式(spin orbit torque,SOT)层于该MTJ上，形成一金属间介电层环绕第一SOT层，形成第二SOT层于该金属间介电层上，形成第一硬掩模于该第二SOT层上，沿着第一方向图案化该第一硬掩模，之后再沿着第二方向图案化该第一硬掩模。
-
公开(公告)号：CN116096098A
公开(公告)日：2023-05-09
申请号：CN202111300233.X
申请日：2021-11-04
申请人： 联华电子股份有限公司
摘要： 本发明公开一种电阻式随机存取存储器及其制造方法。所述电阻式随机存取存储器包括基底、栅极、栅介电层、第一电极、第二电极、可变电阻层、第一掺杂区与第二掺杂区。所述基底具有柱体，其中所述柱体自所述基底的表面突出。所述栅极环绕所述柱体的部分侧表面。所述栅介电层设置于所述栅极与所述柱体之间。所述第一电极设置于所述柱体的顶面上。所述第二电极设置于所述第一电极上。所述可变电阻层设置于所述第一电极与所述第二电极之间。所述第一掺杂区，设置于所述栅极下方的所述柱体中以及所述柱体下方的部分所述基底中。所述第二掺杂区设置于所述栅极与所述第一电极之间的所述柱体中。
-
公开(公告)号：CN115132917A
公开(公告)日：2022-09-30
申请号：CN202110311963.3
申请日：2021-03-24
申请人： 联华电子股份有限公司
摘要： 本发明公开一种磁阻式随机存取存储器结构，包括一基底、多个磁阻式随机存取存储器单元位于该基底上，其中该些磁阻式随机存取存储器单元位于一存储器区中，该存储器区与逻辑区邻接、以及一超低介电系数层覆盖在该些磁阻式随机存取存储器单元上，其中该超低介电系数层的表面部位有掺杂氟，且位于该存储器区与该逻辑区交界处的该超低介电系数层的表面具有凹痕。
-
公开(公告)号：CN114974339A
公开(公告)日：2022-08-30
申请号：CN202110198021.9
申请日：2021-02-22
申请人： 联华电子股份有限公司
摘要： 本发明公开一种存储器阵列，包含至少一带区域，包含多个源极线带和多个字线带；至少两个子阵列，包含多个交错的主动磁存储元件，其中，所述至少两个子阵列被所述带区域分开；以及多个交错的虚设磁存储元件，设置在所述带区域内。
-
公开(公告)号：CN114093908A
公开(公告)日：2022-02-25
申请号：CN202010855208.7
申请日：2020-08-24
申请人： 联华电子股份有限公司
摘要： 本发明公开一种混合式随机存取存储器的系统架构、结构以及其制作方法，其中用于单芯片系统的混合式随机存取存储器包含：一半导体基底，其具有一磁阻式随机存取存储器区以及一可变电阻式随机存取存储器区、一第一介电层，位于该半导体基底上、多个可变电阻式随机存取存储器单元位于该可变电阻式随机存取存储器区的该第一介电层中、一第二介电层位于该第一介电层之上、以及多个磁阻式随机存取存储器单元位于该磁阻式随机存取存储器区的该第二介电层中。
-
公开(公告)号：CN112466901A
公开(公告)日：2021-03-09
申请号：CN201910841032.7
申请日：2019-09-06
申请人： 联华电子股份有限公司
IPC分类号： H01L27/22
摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先提供一基底包含一磁性隧穿结(magnetic tunneling junction,MTJ)区域以及一逻辑区域，然后形成一MTJ于MTJ区域上，形成一上电极于MTJ上，形成一金属间介电层环绕MTJ，去除上电极正上方的金属间介电层以形成一凹槽，形成一第一硬掩模于金属间介电层上并填入凹槽内，去除逻辑区域的第一硬掩模以及金属间介电层以形成一接触洞，再形成一金属层于凹槽及接触洞内以于上电极上方形成一连接结构以及于逻辑区域形成一金属内连线。
-
公开(公告)号：CN112447219A
公开(公告)日：2021-03-05
申请号：CN201910822088.8
申请日：2019-09-02
申请人： 联华电子股份有限公司
IPC分类号： G11C11/16
摘要： 本发明公开一种存储器布局结构，具有多条源极线设置在主动区之间，每条源极线具有多个互生排列的分支分别与两侧的主动区电连接，多条字符线延伸越过多个主动区构成晶体管，多个存储部位设置在该些主动区上以及该些字符线之间并呈交错阵列设置，以及多条位线分别与对应的一个主动区上的所有存储部位电连接，其中每个存储单元包含一个存储部位、分别位于该存储部位两侧的两个该晶体管、以及源极线的两个该分支。
-
公开(公告)号：CN118900619A
公开(公告)日：2024-11-05
申请号：CN202310568166.2
申请日：2023-05-19
申请人： 联华电子股份有限公司
摘要： 本发明提供一种半导体结构以及其形成方法，其中该半导体结构包含多个MTJ(Magnetic tunnel junctions，磁性隧穿结)元件，从一俯视图来看，多个MTJ元件排列成一阵列，至少一第二接触结构，位于MTJ元件所排成的阵列之中，至少一第一掩模层，覆盖于各MTJ元件的一顶面与两侧壁，其中从一剖面图来看，第一掩模层的一断面侧壁与第二接触结构下方的一第二金属层的一侧壁切齐。
-
公开(公告)号：CN118632540A
公开(公告)日：2024-09-10
申请号：CN202310222244.3
申请日：2023-03-09
申请人： 联华电子股份有限公司
摘要： 本发明公开一种磁性随机存取存储器结构，包含第一介电层；底部电极层，设置于该第一介电层上；自旋轨道耦合层，设置于该底部电极层上；磁性隧道结(MTJ)元件，设置在该自旋轨道耦合层上；顶部电极层，设置在该MTJ元件上；保护层，围绕该MTJ元件和该顶部电极层，该保护层遮盖该自旋轨道耦合层；以及间隔层，围绕该掩模层与该保护层。
-
公开(公告)号：CN117651423A
公开(公告)日：2024-03-05
申请号：CN202210985756.0
申请日：2022-08-17
申请人： 联华电子股份有限公司
摘要： 本发明公开一种高密度磁阻随机存取存储器器件及其制造方法，其中高密度MRAM器件具有第二层间电介质(ILD)层，覆盖MRAM单元阵列区和逻辑区内的盖层，其中第二ILD层在MRAM单元阵列区中的厚度大于在逻辑区中的厚度，第二ILD层在逻辑区的组成不同于第二ILD层在MRAM单元阵列区的组成。
-
-
-
-
-
-
-
-
-
搜索结果
30 条记录 (耗时 0.032 秒)
