公开(公告)号：CN114335331A

公开(公告)日：2022-04-12

申请号：CN202011083857.6

申请日：2020-10-12

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  许博凯 ,  范儒钧 ,  许清桦 ,  林奕佑 ,  陈宏岳

IPC分类号： H01L43/12 ,  H01L27/22 ,  H01L43/08

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一金属间介电层于基底上以及金属内连线于第一金属间介电层内，然后形成磁性隧穿结(magnetic tunneling junction,MTJ)以及一上电极于金属内连线上，形成间隙壁于MTJ以及上电极旁，形成一第二金属间介电层环绕间隙壁，形成一遮盖层于上电极、间隙壁及第二金属间介电层上，再图案化遮盖层以形成保护盖于上电极及间隙壁上。

公开(公告)号：CN115377283A

公开(公告)日：2022-11-22

申请号：CN202110533886.6

申请日：2021-05-17

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  蔡锡翰 ,  吴东明 ,  翁宸毅 ,  许清桦 ,  范儒钧 ,  林奕佑 ,  张哲维 ,  许博凯 ,  张境尹

IPC分类号： H01L43/08 ,  H01L43/14 ,  G11C11/16

摘要： 本发明公开一种磁阻式随机存取存储器，其主要包含第一阵列区域以及第二阵列区域设于基底上，第一磁性隧穿结(magnetic tunneling junction,MTJ)设于第一阵列区域，第一上电极设于该第一MTJ上，第二MTJ设于该第二阵列区域以及第二上电极设于该第二MTJ上，其中第一上电极与第二上电极包含不同氮对碳比例。

公开(公告)号：CN116490003A

公开(公告)日：2023-07-25

申请号：CN202210041541.3

申请日：2022-01-14

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  范儒钧 ,  许清桦 ,  王骏豪 ,  林奕佑 ,  吴东明 ,  许博凯

IPC分类号： H10B61/00 ,  G11C5/02 ,  G11C5/08 ,  G11C11/16

摘要： 本发明公开一种存储器阵列，其包含至少一带区域、至少两个子阵列、多个交错的虚设磁存储元件以及多个位线结构。带区域包含多个源极线带和多个字线带，两个子阵列包含多个交错的主动磁存储元件，且两个子阵列被带区域分开。多个交错的虚设磁存储元件设置在带区域内。多个位线结构设置在两个子阵列中，且各位线结构直接连接且设置在多个交错的主动磁存储元件中的至少一个之上。

公开(公告)号：CN114361201A

公开(公告)日：2022-04-15

申请号：CN202011088594.8

申请日：2020-10-13

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  许博凯 ,  范儒钧 ,  林奕佑 ,  许清桦 ,  陈宏岳

IPC分类号： H01L27/22 ,  H01L43/08

摘要： 本发明公开一种半导体装置，其包括基底、第一介电层、第二介电层以及第三介电层。第一介电层设置在基底上，第一介电层环绕第一金属内连线。第二介电层设置在第一介电层上，环绕插塞以及第二金属内连线，第二金属内连线直接接触第一金属内连线。第三介电层设置在第二介电层上，环绕第一磁隧穿结结构以及第三金属内连线，第三金属内连线直接接触第一磁隧穿结结构以及第二金属内连线，第一磁隧穿结结构直接接触插塞。本发明的半导体装置可整合一般磁性随机存储装置的逻辑区域以及虚设磁性随机存储装置区域，有效缩小布局图案。

公开(公告)号：CN114335068A

公开(公告)日：2022-04-12

申请号：CN202011058791.5

申请日：2020-09-30

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  翁宸毅 ,  蔡锡翰 ,  张哲维 ,  许博凯 ,  张境尹 ,  王裕平 ,  范儒钧 ,  许清桦 ,  林奕佑 ,  陈宏岳

IPC分类号： H01L27/24 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

摘要： 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上的MRAM区域，然后形成一第一金属间介电层环绕MTJ，形成一图案化掩模于基底上的逻辑区域，进行氮化制作工艺将部分第一金属间介电层转换为一氮化层于MTJ上，形成第一金属内连线于逻辑区域上，形成一停止层于第一金属间介电层上，形成一第二金属间介电层于停止层上，再形成一第二金属内连线于第二金属间介电层内并连接MTJ。

公开(公告)号：CN116096098A

公开(公告)日：2023-05-09

申请号：CN202111300233.X

申请日：2021-11-04

申请人： 联华电子股份有限公司

发明人： 林奕佑 ,  许博凯 ,  王骏豪 ,  杨玉如 ,  范儒钧 ,  邱崇益

IPC分类号： H10B63/00 ,  G11C13/00

摘要： 本发明公开一种电阻式随机存取存储器及其制造方法。所述电阻式随机存取存储器包括基底、栅极、栅介电层、第一电极、第二电极、可变电阻层、第一掺杂区与第二掺杂区。所述基底具有柱体，其中所述柱体自所述基底的表面突出。所述栅极环绕所述柱体的部分侧表面。所述栅介电层设置于所述栅极与所述柱体之间。所述第一电极设置于所述柱体的顶面上。所述第二电极设置于所述第一电极上。所述可变电阻层设置于所述第一电极与所述第二电极之间。所述第一掺杂区，设置于所述栅极下方的所述柱体中以及所述柱体下方的部分所述基底中。所述第二掺杂区设置于所述栅极与所述第一电极之间的所述柱体中。

公开(公告)号：CN115132917A

公开(公告)日：2022-09-30

申请号：CN202110311963.3

申请日：2021-03-24

申请人： 联华电子股份有限公司

发明人： 王慧琳 ,  许清桦 ,  蔡锡翰 ,  黄舜渔 ,  翁宸毅 ,  范儒钧 ,  张哲维 ,  林奕佑 ,  许博凯 ,  张境尹 ,  洪雅娟

IPC分类号： H01L43/08 ,  H01L43/14 ,  G11C11/16

摘要： 本发明公开一种磁阻式随机存取存储器结构，包括一基底、多个磁阻式随机存取存储器单元位于该基底上，其中该些磁阻式随机存取存储器单元位于一存储器区中，该存储器区与逻辑区邻接、以及一超低介电系数层覆盖在该些磁阻式随机存取存储器单元上，其中该超低介电系数层的表面部位有掺杂氟，且位于该存储器区与该逻辑区交界处的该超低介电系数层的表面具有凹痕。

公开(公告)号：CN114974339A

公开(公告)日：2022-08-30

申请号：CN202110198021.9

申请日：2021-02-22

申请人： 联华电子股份有限公司

发明人： 许博凯 ,  王慧琳 ,  周坤亿 ,  许清桦 ,  范儒钧 ,  林奕佑 ,  陈宏岳

IPC分类号： G11C11/16 ,  G11C11/06 ,  G11C11/15 ,  G11C8/14

摘要： 本发明公开一种存储器阵列，包含至少一带区域，包含多个源极线带和多个字线带；至少两个子阵列，包含多个交错的主动磁存储元件，其中，所述至少两个子阵列被所述带区域分开；以及多个交错的虚设磁存储元件，设置在所述带区域内。

公开(公告)号：CN114093908A

公开(公告)日：2022-02-25

申请号：CN202010855208.7

申请日：2020-08-24

申请人： 联华电子股份有限公司

发明人： 许博凯 ,  王慧琳 ,  许清桦 ,  林奕佑 ,  范儒钧 ,  陈宏岳

IPC分类号： H01L27/22 ,  H01L27/24 ,  G11C5/02

摘要： 本发明公开一种混合式随机存取存储器的系统架构、结构以及其制作方法，其中用于单芯片系统的混合式随机存取存储器包含：一半导体基底，其具有一磁阻式随机存取存储器区以及一可变电阻式随机存取存储器区、一第一介电层，位于该半导体基底上、多个可变电阻式随机存取存储器单元位于该可变电阻式随机存取存储器区的该第一介电层中、一第二介电层位于该第一介电层之上、以及多个磁阻式随机存取存储器单元位于该磁阻式随机存取存储器区的该第二介电层中。