一种芯片的时序控制方法
    11.
    发明公开

    公开(公告)号:CN114879811A

    公开(公告)日:2022-08-09

    申请号:CN202210811721.5

    申请日:2022-07-12

    IPC分类号: G06F1/04 G06F9/445

    摘要: 本发明涉及一种芯片的时序控制方法,所述方法包括:对芯片上包含的模块作层次划分,通过基于第一配置数据块和第二配置数据块的螺旋控制方式分次加载第二配置数据并作配置;差异化的管理第二配置数据块以对第二模块组作静态最优配置;基于历史信息获取第三配置模块并在恰当的时机覆盖替换第二配置模块以利用实时检测信息作动态配置;本发明通过基于第一配置数据块和第二配置数据块的螺旋控制方式减少参与后续工作的模块集合,自适应的设置和不同配置方式对应的重新配置次数为不同的配置方式提供差异化的配置冗余程度、使得模块能够获取最高效的配置方式,从而提高了芯片工作效率。

    一种自适应调整工作频率的复位方法和芯片

    公开(公告)号:CN114779913A

    公开(公告)日:2022-07-22

    申请号:CN202210680856.2

    申请日:2022-06-16

    IPC分类号: G06F1/24 G06F11/22 G06F11/25

    摘要: 本发明涉及一种自适应调整工作频率的复位方法和芯片,所述方法包括:步骤S1:芯片进入自测试状态;步骤S2:芯片进行逻辑自测试;步骤S3:芯片进行存储器自测试;步骤S4:芯片进行模拟电路自测试;步骤S5:芯片进入常规工作状态;本发明通过基于自适应机制的自测试阶段的透明解决,使得用户对于这类芯片问题透明,从而提高芯片的使用效果和工作效率。

    一种随机数发生器、电子电路和系统级芯片

    公开(公告)号:CN114584305A

    公开(公告)日:2022-06-03

    申请号:CN202210458855.3

    申请日:2022-04-28

    IPC分类号: H04L9/08

    摘要: 本发明涉及一种随机数发生器、电子电路和系统级芯片,所述随机数发生器包括:熵源模块、时钟发生器、采样单元和后处理单元;后处理单元包括第一移位寄存器和第二寄存器;后处理单元将所述第一随机序列放入第一移位寄存器中,将第二随机序列放入第二寄存器中,将第一移位寄存器移位后的移位后第一随机序列,或第一移位寄存器和第二寄存器异或的结果作为输出随机序列;本发明提供了可扩展的真随机数发生器,合理地引入外部熵源,并且有选择的使用基于应用环境的外部熵源,不增加额外硬件开销的情况下能够满足独立、均匀分布的随机数特性。

    一种处理单元任务调度方法和装置

    公开(公告)号:CN114356534A

    公开(公告)日:2022-04-15

    申请号:CN202210255520.1

    申请日:2022-03-16

    IPC分类号: G06F9/48 G06F9/50

    摘要: 本发明涉及一种处理单元任务调度方法和装置,所述方法包括:在调度时机到来时,判断是否存在针对调度时机所涉及的空闲处理单元的预测断言;在预测断言时,获取所述预测断言关联的目标任务对,将所述目标任务对中的次任务调度到所述空闲处理单元执行;主任务在预测断言创建后被调度到第一处理单元上执行。本发明从任务需求情况估计以及硬件资源管理的角度出发,通过构建目标任务对的方式扩展了任务和资源融合的范围,在实现良好的任务共享执行的基础上,在任务需求和硬件资源之间达到平衡,并最终提高处理单元任务调度效率。

    一种串行通信总线数据校验方法和系统

    公开(公告)号:CN114237973A

    公开(公告)日:2022-03-25

    申请号:CN202210170203.X

    申请日:2022-02-24

    IPC分类号: G06F11/10 G06F13/42

    摘要: 本发明涉及一种串行通信总线数据校验方法和系统,所述方法包括:步骤S1:发送设备以数据块为单位发送数据,每次发送一个数据块或两个数据块后等待第一间隔后继续发送数据;数据块的发送持续到所有待发送数据均发送完毕为止;步骤S2:接收设备接收数据块并存入接收缓冲寄存器;对接收缓冲寄存器中的数据块内容做数据校验和/或纠错;基于校验结果累加计数器以改变接收设备和发送设备的状态,并基于校验结果发送反馈信息。本发明进一步增加了数据通信效率,提高了串行通信正确率。

    一种芯片的时序控制方法
    16.
    发明授权

    公开(公告)号:CN114879811B

    公开(公告)日:2022-09-20

    申请号:CN202210811721.5

    申请日:2022-07-12

    IPC分类号: G06F1/04 G06F9/445

    摘要: 本发明涉及一种芯片的时序控制方法,所述方法包括:对芯片上包含的模块作层次划分,通过基于第一配置数据块和第二配置数据块的螺旋控制方式分次加载第二配置数据并作配置;差异化的管理第二配置数据块以对第二模块组作静态最优配置;基于历史信息获取第三配置模块并在恰当的时机覆盖替换第二配置模块以利用实时检测信息作动态配置;本发明通过基于第一配置数据块和第二配置数据块的螺旋控制方式减少参与后续工作的模块集合,自适应的设置和不同配置方式对应的重新配置次数为不同的配置方式提供差异化的配置冗余程度、使得模块能够获取最高效的配置方式,从而提高了芯片工作效率。

    一种随机数发生器、电子电路和系统级芯片

    公开(公告)号:CN114584305B

    公开(公告)日:2022-07-26

    申请号:CN202210458855.3

    申请日:2022-04-28

    IPC分类号: H04L9/08

    摘要: 本发明涉及一种随机数发生器、电子电路和系统级芯片,所述随机数发生器包括:熵源模块、时钟发生器、采样单元和后处理单元;后处理单元包括第一移位寄存器和第二寄存器;后处理单元将所述第一随机序列放入第一移位寄存器中,将第二随机序列放入第二寄存器中,将第一移位寄存器移位后的移位后第一随机序列,或第一移位寄存器和第二寄存器异或的结果作为输出随机序列;本发明提供了可扩展的真随机数发生器,合理地引入外部熵源,并且有选择的使用基于应用环境的外部熵源,不增加额外硬件开销的情况下能够满足独立、均匀分布的随机数特性。

    一种数据预加载方法和装置

    公开(公告)号:CN114356588A

    公开(公告)日:2022-04-15

    申请号:CN202210268164.7

    申请日:2022-03-18

    IPC分类号: G06F9/50

    摘要: 本发明涉及一种数据预加载方法和装置,所述方法包括:步骤S1:获取任务执行时的处理单元运行参数和处理单元块运行参数;步骤S2:基于处理单元运行参数作处理单元块内数据预加载,并在处理单元块内整体任务资源受限时,进入步骤S3;步骤S3:判断三级cache的换入换出率是否超过第二阈值,如果否,则基于处理单元运行参数作处理单元块外的数据预加载;步骤S4:持续监测数据并判断数据预加载时机是否到来,如果是,则返回步骤S1;否则,持续监测数据。本发明通过数据预加载的方式来动态干预任务执行过程中对资源的需求的改变;解决瓶颈资源使用冲突的问题,从而最终提高系统的整体执行效率。