-
公开(公告)号：CN112581988A
公开(公告)日：2021-03-30
申请号：CN202011473468.4
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G11C5/06 , G11C5/02 , G11C11/411
Abstract: 一种静态随机存储器单元，包括电学串联的第一传输晶体管和第二传输晶体管，以及并联在第一和第二传输晶体管之间的两个对置互锁的第一和第二反相器，所述第一反相器包括第一上拉晶体管和第一下拉晶体管，所述第二反相器包括第二上拉晶体管和第二下拉晶体管，所述静态随机存储器单元的晶体管采用背栅晶体管。本发明在原有传统6管存储单元的基础上添加背栅结构连接电位，通过调节背栅来调节晶体管沟道的导电能力，可以在不改变版图尺寸的情况下实现电学参数调节的目的，降低了研发成本。
-
公开(公告)号：CN110929630A
公开(公告)日：2020-03-27
申请号：CN201911132015.2
申请日：2019-11-19
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种铁路轨道信息提取方法、系统、电子设备和存储介质，该方法包括以下步骤：获取参考铁轨位置点和参考铁轨走向角度；根据参考铁轨位置点获取交通道路图像；基于参考铁轨走向角度对交通道路图像进行处理；获取铁轨图像；对铁轨图像进行处理；获取参考位置点对应的铁轨入口点集合、铁轨出口点集合和当前铁轨走向角度。若铁轨入口点集合和参考位置点匹配，且当前铁轨走向角度和参考铁轨走向角度匹配，则根据铁轨出口点集合确定当前铁轨出口位置点。本申请提供的铁路轨道信息提取方法能够自动获取自动提取卫星影像中的铁轨，降低了提取铁路轨道图像的人力成本，自动化程度高，提高了提取效率。
-
公开(公告)号：CN104409333A
公开(公告)日：2015-03-11
申请号：CN201410768142.2
申请日：2014-12-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/027
CPC classification number: H01L21/0279
Abstract: 本发明提供一种相变材料GeTe的耦合等离子体刻蚀方法，包括步骤：1）于衬底上制备GeTe材料薄膜层；2）于所述GeTe材料薄膜层上形成刻蚀阻挡层，并图形化所述刻蚀阻挡层；3）将GeTe材料薄膜层送入具有BCl3和Ar的气体刻蚀腔中；4）在气体刻蚀腔中，通过施加电压，使得BCl3和Ar激发成等离子体体，BCl3主要起化学腐蚀作用，Ar+离子对材料表面进行轰击，两者协同作用，将暴露出来的GeTe材料去除，被刻蚀阻挡层保护的GeTe材料集成到器件或者电路当中。本发明选取了BCl3作为主要的化学反应气体，选取Ar气进行物理轰击，形成了表面光滑，侧壁垂直，侧壁损伤低的GeTe薄膜图形。本发明刻蚀速度很高，且能够很好的控制，具有较广泛的适用范围。
-
-
公开(公告)号：CN112819148B
公开(公告)日：2024-08-06
申请号：CN202011638759.4
申请日：2020-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
Abstract: 本发明提供了一种基于浮栅晶体管的脉冲神经元网络，包括多节点输入单元和脉冲产生单元：所述多节点输入单元包括一多输入端浮栅晶体管，多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号，源极接地，漏极接脉冲产生单元的正极；脉冲产生单元包括一Mott忆阻器，Mott忆阻器的负极连接工作电压，正极连接晶体管的漏极，并作为所述脉冲神经元网络的脉冲输出端。本发明给出了一种全新的电子传入神经元实现架构。该架构面向硬件神经形态脉冲神经网络的应用，实现了模拟信号到脉冲信号的转换，具有结构简单、功能多、功耗低等优点，更加适应于脉冲神经网络。
-
Patent Agency Ranking
公开(公告)号：CN112765922B
公开(公告)日：2024-04-19
申请号：CN202011639121.2
申请日：2020-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06F30/367
Abstract: 本发明提供了一种采用SOI衬底的射频晶体管的仿真模型，包括：核心器件，所述核心器件为一晶体管，包括源极、漏极、正栅、以及SOI衬底的背栅；所述核心器件的外围电路包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻。本发明综合考虑了FDSOI衬底的特点，重新设计了一套更适合射频FDSOI领域的合适的器件模型，对比结果显示其于测试值高度吻合。
-
公开(公告)号：CN112836812A
公开(公告)日：2021-05-25
申请号：CN202011638469.X
申请日：2020-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06N3/063 , H01L29/788
Abstract: 本发明提供了一种基于浮栅晶体管的神经元网络，包括多节点输入单元：所述多节点输入单元包括一多输入端浮栅晶体管，多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号，源极接地，漏极作为所述神经元网络的输出端。本发明给出了一种全新的电子传入神经元实现架构。该架构面向硬件神经形态神经网络的应用，实现了模拟信号到神经元信号的转换，具有结构简单、功能多、功耗低等优点，更加适应于神经元网络。
-
公开(公告)号：CN112687308A
公开(公告)日：2021-04-20
申请号：CN202011595333.5
申请日：2020-12-29
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G11C11/411 , G11C11/416
Abstract: 本发明提供了低功耗静态随机存储器单元，包括由第一N型晶体管和第一P型晶体管组成的第一CMOS反相器，由第二N型晶体管和第二P型晶体管组成的第二CMOS反相器，第一和第二CMOS反相器对置互锁设置；还包括第五N型晶体管，其栅极接第一CMOS反相器的输入端，源/漏极接第六N型晶体管的漏/源极；所述第五N型晶体管为背栅晶体管，其背栅接本体栅极；所述第六N型晶体管为背栅晶体管，其背栅接本体栅极，并连接至读字线。本发明在原有传统6管存储单元的基础上增加了第五和第六N型晶体管，写操作时的阈值电压变小，增强了静态随机存储器的写入能力；在读操作时，增大了读“0”电流。
-
公开(公告)号：CN112666440A
公开(公告)日：2021-04-16
申请号：CN202011473363.9
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
Abstract: 本发明提供了一种阈值电压的测量方法，包括如下步骤：在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；测定源漏之间初始电流Id0；在所述晶体管的栅极均叠加电压偏移Vdelta1；再次测定源漏之间的电流Id1；评估|Id1‑Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0‑Vdelta1为该晶体管的阈值电压，若大于，则再次在第二晶体管的栅极均叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1‑Icon呈一致性正相关。本发明考虑到测试获得的电流与归一化电流的数值关系，测试电流与归一化电流的差越大，则后续叠加的电压偏移就越大，两者呈一致性正相关，以使测试能够更迅速的逼近真实的阈值电压，提高了测试效率，有效降低相关测试时间。
-
公开(公告)号：CN112558925A
公开(公告)日：2021-03-26
申请号：CN202011473359.2
申请日：2020-12-15
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G06F7/58
Abstract: 本发明提供了一种随机数发生单元，包括一晶体管，所述晶体管的栅极为输入端，源/漏极电学接地，漏/源极通过一隧道结电学连接至工作电平，所述隧道结为真随机数发生源，故所述晶体管的漏/源极端电平值即为输出的随机数。本发明由于采用真实物理过程作为真随机数的信号源，具有随机和不可预测等特性，因此消除了伪随机数的周期性和相关性等问题，产生的随机数分布均匀，符合不相关等特性，是一种高质量的真随机数。本发明是利用集成电路实现的片内真随机数生成器，利用了芯片设计的流水线，同步处理和资源复用等技术，具有成本低，稳定性好，速率快，易于实现等优点。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.049 seconds)
