-
公开(公告)号：CN110797455B
公开(公告)日：2023-08-22
申请号：CN201810871789.6
申请日：2018-08-02
摘要： 公开了一种存储器件及其形成方法，本发明实施例的技术方案通过使得存储单元中的碳纳米管堆叠结构中的大部分碳纳米管的以基本一致的方式堆积，进而使得存储器件的置位/复位电压或电流受控，从而提高了存储器件的性能。同时，本发明实施例的形成方法与现有的半导体工艺兼容，易于实施。
-
公开(公告)号：CN111697073B
公开(公告)日：2023-07-14
申请号：CN201910196130.X
申请日：2019-03-15
IPC分类号： H01L29/78 , H01L21/336
摘要： 一种半导体结构及其形成方法，形成方法包括：提供衬底；在衬底内形成第一阱区和第二阱区，第二阱区位于第一阱区内，第一阱区和第二阱区的导电类型相反；在衬底上形成栅极结构，栅极结构位于部分第二阱区表面和部分第一阱区表面，栅极结构顶部在衬底的第一阱区表面具有第一投影，栅极结构底部在衬底的第一阱区表面具有第二投影，第一投影在第二投影的范围内；在栅极结构侧壁形成第一侧墙和第二侧墙，第一侧墙位于第一阱区表面上，第二侧墙位于第二阱区表面上；在第一侧墙上形成悬浮插塞，悬浮插塞到第一投影的最小距离大于悬浮插塞到第二投影的最小距离。所形成的半导体结构提升了晶体管的性能。
-
公开(公告)号：CN111952170B
公开(公告)日：2023-05-26
申请号：CN201910403443.8
申请日：2019-05-15
IPC分类号： H01L21/3213
摘要： 一种半导体器件及其形成方法，形成方法包括：提供待刻蚀层，待刻蚀层包括若干个相互分立的第一区和第二区，第一区和第二区相间排布，第一区与第二区邻接，待刻蚀层表面具有第一掩膜层；在第一区第一掩膜层内形成第一槽，第一槽在待刻蚀层表面具有第一投影；在部分第一槽内和第一掩膜层表面形成图形层，图形层内具有图形开口，图形开口在待刻蚀层表面具有第二投影，第二投影与第一投影部分重叠；以图形层和第一掩膜层为掩膜，在待刻蚀层内形成隔离开口；在隔离开口内形成隔离层；形成隔离开口后，以图形层为掩膜，刻蚀第二区第一掩膜层，形成第二槽。所形成的半导体器件的性能较好。
-
公开(公告)号：CN115020223A
公开(公告)日：2022-09-06
申请号：CN202110245545.9
申请日：2021-03-05
IPC分类号： H01L21/3213 , H01L21/768
摘要： 一种半导体结构的形成方法，包括：提供基底；在所述基底上形成待刻蚀层；在所述待刻蚀层上形成第一核心层，沿第一方向延伸；在所述第一核心层的侧壁上形成侧墙；在所述待刻蚀层上形成第二核心层，沿所述第一方向延伸，且所述第二核心层至少覆盖所述侧墙沿第一方向的部分侧壁，所述第二核心层与所述第一核心层沿第二方向间隔排列，所述第二方向垂直于第一方向；去除所述侧墙；在去除所述侧墙后，以所述第一核心层和第二核心层为掩膜，图形化所述待刻蚀层，形成分立于所述基底上的目标结构。本发明实施例提高目标结构与目标图形的匹配度，还简化工艺步骤。
-
公开(公告)号：CN108807535B
公开(公告)日：2021-07-13
申请号：CN201710310992.1
申请日：2017-05-05
IPC分类号： H01L29/78 , H01L21/336
摘要： 一种鳍式场效应晶体管及其形成方法，方法包括：提供半导体衬底，半导体衬底上具有鳍部，鳍部的侧壁包括第一侧壁区和位于第一侧壁区上的第二侧壁区；在半导体衬底和鳍部上形成层间介质层，层间介质层中具有暴露出鳍部部分侧壁表面和部分顶部表面的开口；在开口的侧壁和底部形成目标功函数层，目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，第二目标区和位于鳍部顶部表面上的目标功函数层中掺杂有改性离子，第一目标区具有第一有效功函数值，第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。所述方法提高了鳍式场效应晶体管的电学性能。
-
公开(公告)号：CN112086503A
公开(公告)日：2020-12-15
申请号：CN201910510797.2
申请日：2019-06-13
IPC分类号： H01L29/06 , H01L21/336 , H01L29/78
摘要： 一种半导体结构及其形成方法，结构包括：衬底；位于衬底上的鳍部结构，所述鳍部结构包括位于衬底上的第一区和位于第一区上的第二区，所述第一区平行于衬底表面的最小尺寸为第一尺寸，所述第一区的顶部尺寸为第二尺寸，所述第二区的底部尺寸为第三尺寸，所述第一尺寸小于所述第三尺寸，且所述第二尺寸小于或等于第三尺寸。所述半导体结构提升了晶体管的性能。
-
公开(公告)号：CN111261517A
公开(公告)日：2020-06-09
申请号：CN201811465882.3
申请日：2018-12-03
IPC分类号： H01L21/336 , H01L29/78
摘要： 一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底和凸立于衬底上分立的鳍部；对鳍部进行切断处理，形成通槽，通槽底面与衬底表面齐平，或者低于衬底表面；形成填充满通槽的绝缘层；形成横跨绝缘层的第一栅极结构，第一栅极结构覆盖绝缘层的顶壁和侧壁；形成横跨鳍部的第二栅极结构，第二栅极结构覆盖鳍部的部分顶壁和部分侧壁；在第二栅极结构两侧的鳍部中形成源漏掺杂层。本发明绝缘层填充满鳍部中的通槽，使得绝缘层的顶壁与鳍部的顶壁齐平，绝缘层的侧壁与鳍部的侧壁齐平，鳍部的顶壁和侧壁具有良好的均一性，覆盖绝缘层顶壁和侧壁的第一栅极结构出现倾斜或歪倒的概率较低，进而有利于改善器件的性能以及器件性能的均一性。
-
公开(公告)号：CN110797455A
公开(公告)日：2020-02-14
申请号：CN201810871789.6
申请日：2018-08-02
摘要： 公开了一种存储器件及其形成方法，本发明实施例的技术方案通过使得存储单元中的碳纳米管堆叠结构中的大部分碳纳米管的以基本一致的方式堆积，进而使得存储器件的置位/复位电压或电流受控，从而提高了存储器件的性能。同时，本发明实施例的形成方法与现有的半导体工艺兼容，易于实施。
-
公开(公告)号：CN110648966A
公开(公告)日：2020-01-03
申请号：CN201810679813.6
申请日：2018-06-27
IPC分类号： H01L21/822 , H01L27/24
摘要： 一种非易失性存储器及其形成方法，其中方法包括：提供基底，所述基底上具有第一导电层；在基底和第一导电层上形成层间介质层，所述层间介质层中具有多个通孔，所述通孔暴露出第一导电层的表面；形成催化剂层，所述催化剂层位于所述通孔的侧壁和底部中至少二者之一的表面；形成催化剂层后，采用催化化学气相沉积法在通孔中形成碳纳米管层；在碳纳米管层和部分层间介质层上形成第二导电层。所述非易失性存储器的性能得到提高。
-
公开(公告)号：CN109148290A
公开(公告)日：2019-01-04
申请号：CN201710505666.6
申请日：2017-06-28
IPC分类号： H01L21/3215 , H01L21/336 , H01L29/423
摘要： 本申请公开了一种半导体装置的制造方法，涉及半导体技术领域。所述方法包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上用于MOS器件的鳍片；在所述衬底上位于所述鳍片周围的隔离区，所述隔离区的上表面低于所述鳍片的上表面；在所述隔离区和所述鳍片上的层间电介质层，所述层间电介质层具有露出所述鳍片的一部分的沟槽；在所述鳍片的露出部分的上表面和侧面上的栅极电介质层，以及在所述栅极电介质层上的功函数金属层；以及对所述功函数金属层进行离子注入，以增大所述MOS器件的阈值电压。本申请可以提高MOS器件的可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
535 条记录 (耗时 0.092 秒)
