-
公开(公告)号：CN115939226A
公开(公告)日：2023-04-07
申请号：CN202110956190.4
申请日：2021-08-19
IPC分类号： H01L31/0216 , H01L31/18
摘要： 一种半导体器件及其形成方法，形成方法包括：提供衬底，衬底顶部形成有介电层，介电层中形成开口，开口贯穿介电层，并延伸至部分厚度的衬底中；在开口中形成光电层；去除光电层侧部的部分厚度的介电层，在介电层中形成环绕光电层的沟槽，且沟槽露出光电层；形成覆盖介电层和光电层的覆盖层，覆盖层还填充于沟槽内。所述沟槽的形成，使得光电层四周的填充角度变大，相应提高了所述覆盖层在介电层和光电层之间的填充效果，从而降低所述覆盖层中产生空洞缺陷的概率，进而有利于提高半导体器件的性能(例如，可靠性性能)。
-
公开(公告)号：CN115224026A
公开(公告)日：2022-10-21
申请号：CN202110422934.4
申请日：2021-04-20
IPC分类号： H01L27/088 , H01L21/8234
摘要： 一种半导体结构及其形成方法，所述半导体结构包括：源漏掺杂层，位于所述栅极结构和栅极侧墙两侧的凸起部上且与所述沟道结构层的所述端部相接触，且所述器件单元区中，位于相邻所述沟道结构层端部上的所述源漏掺杂层相间隔；源漏插塞，位于所述凸起部上且与所述源漏掺杂层相接触，所述源漏插塞覆盖所述源漏掺杂层沿所述沟道层延伸方向的端部表面，有利于增大源漏插塞与源漏掺杂层之间的接触面积，进而有利于减小源漏插塞与源漏掺杂层之间的接触电阻，而且还有利于增大源漏插塞的形成空间，相应减小源漏插塞的电阻，优化半导体结构的性能。
-
公开(公告)号：CN113517180A
公开(公告)日：2021-10-19
申请号：CN202010280503.4
申请日：2020-04-10
IPC分类号： H01L21/033 , H01L21/66
摘要： 一种掩膜版版图的修正方法和掩膜版版图，其中，所述修正方法包括：形成第一掩膜版版图，所述第一掩膜版版图包括若干沿第一方向延伸的第一图形；获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图，所述第二掩膜版版图包括沿第二方向延伸的若干第二图形，并且，将所述第一掩膜版版图与所述第二掩膜版版图重叠后，所述第二图形横跨1个以上所述第一图形，所述第二方向与所述第一方向互相垂直；根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正。从而，提高了半导体结构的性能。
-
公开(公告)号：CN108962986B
公开(公告)日：2021-07-06
申请号：CN201710350094.9
申请日：2017-05-18
IPC分类号： H01L29/78 , H01L29/423 , H01L21/336
摘要： 本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述装置包括：衬底；在所述衬底上用于第一器件的第一鳍片；在所述第一鳍片的一部分上的第一栅极结构，包括：在所述第一鳍片的一部分上的第一栅极电介质层；和在所述第一栅极电介质层上的第一栅极；以及在所述第一栅极结构两侧至少部分地位于所述第一鳍片中的第一源区和第一漏区；其中，所述第一栅极电介质层与所述第一漏区邻接的部分为第一区，所述第一栅极电介质层与所述第一源区邻接的部分为第二区，所述第一栅极电介质层位于所述第一区和所述第二区之间的部分为第三区，所述第一区的厚度大于所述第三区的厚度。本申请可以减小器件的GIDL。
-
公开(公告)号：CN112151376A
公开(公告)日：2020-12-29
申请号：CN201910577056.6
申请日：2019-06-28
IPC分类号： H01L21/336 , H01L29/78
摘要： 一种半导体结构及其形成方法，形成方法包括：提供衬底和鳍部，衬底上形成有栅极结构，栅极结构横跨鳍部且覆盖鳍部的部分侧壁和部分顶部，栅极结构两侧的鳍部中形成有源漏掺杂区；在衬底上形成第一介质层，第一介质层露出鳍部顶部；形成刻蚀停止层，保形覆盖第一介质层和第一介质层露出的鳍部和源漏掺杂区；在刻蚀停止层上形成第二介质层；形成贯穿第二介质层和刻蚀停止层的导电插塞，导电插塞横跨鳍部，且导电插塞与源漏掺杂区相连接。在第一介质层的作用下，减小了导电插塞和栅极结构之间的有效面积，相应减小了导电插塞和器件栅极结构之间的寄生电容。
-
公开(公告)号：CN108621033B
公开(公告)日：2020-04-07
申请号：CN201710170317.3
申请日：2017-03-21
IPC分类号： B24B53/017
摘要： 本发明提供了一种研磨垫的研磨方法，其利用一研磨盘对所述研磨垫进行研磨，在面对所述研磨垫一侧的表面上镶嵌有研磨晶体，所述研磨方法包括：向所述研磨垫供给研磨浆和保护液，并利用所述研磨盘对所述研磨垫进行研磨。即，在研磨过程中，所述保护液可附着在所述研磨晶体的表面上以形成一保护膜，从而可有效保护研磨盘上的研磨晶体，缓减研磨盘的损耗，以延长研磨盘的使用寿命。并且，通过所述保护液所形成的保护膜还可减小研磨晶体发生破损及产生脱落的风险，进而可避免对产品造成刮伤。
-
公开(公告)号：CN105513944B
公开(公告)日：2018-11-13
申请号：CN201410500240.8
申请日：2014-09-26
发明人： 洪中山
IPC分类号： H01L21/02
摘要： 本发明公开了一种半导体装置及其制造方法。所述方法包括：提供半导体结构，所述半导体结构包括半导体衬底以及在所述衬底上的第一硬掩模层；在所述半导体结构中形成多个彼此不相交的第一沟槽，所述第一沟槽向下穿过所述第一硬掩模层延伸到所述衬底中；以填充材料填充所述第一沟槽；在填充有所述填充材料的所述半导体结构上形成第二硬掩模层；以及在形成有所述第二硬掩模层的半导体结构中形成多个彼此不相交的第二沟槽，每一个所述第二沟槽与至少一个所述第一沟槽相交，所述第二沟槽向下穿过所述第二硬掩模层延伸到所述衬底中，从而形成半导体纳米线的阵列。
-
公开(公告)号：CN107492521A
公开(公告)日：2017-12-19
申请号：CN201610407346.2
申请日：2016-06-12
IPC分类号： H01L21/8234 , H01L27/088 , H01L29/10
摘要： 一种半导体结构及形成方法，包括：提供衬底；形成位于衬底表面的多个鳍部；填充隔离层，位于第一区衬底表面的隔离层为第一隔离层，位于第二区衬底表面的隔离层为第二隔离层；去除第二区衬底表面的鳍部以及第二隔离层形成开口；对开口的侧壁进行抗氧化处理；在开口中形成隔离结构。本发明在去除第二区衬底表面的鳍部以及第二隔离层形成开口之后，对开口的侧壁进行抗氧化处理，形成覆盖第一隔离层侧壁的抗氧化层。抗氧化层能够与氧反应，从而实现对氧原子的吸收。所以，抗氧化层的形成，能够有效阻止氧原子的扩散，减少氧原子与鳍部的接触，降低其不备氧化的可能，能够有效提高半导体结构中鳍部的均匀性。
-
公开(公告)号：CN107482010A
公开(公告)日：2017-12-15
申请号：CN201610399414.5
申请日：2016-06-07
IPC分类号： H01L27/11529 , H01L21/768
CPC分类号： H01L27/115 , H01L21/768 , H01L27/11521 , H01L27/11551 , H01L2027/11861
摘要： 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区均形成有源区、位于所述有源区之上的栅极叠层以及覆盖所述有源区和栅极叠层的层间介电层；形成位于所述有源区之上的第一接触孔；在所述第一接触孔的侧壁上形成保护层；形成位于所述栅极叠层之上的第二接触孔。该制作方法通过在第一接触孔的侧壁上形成保护层，使得在后续工艺中第一接触孔的关键尺寸和剖面不容易受湿法工艺作用而发生变化，进而利于提高器件的性能。该半导体器件具有符合设计要求的所述有源区接触孔关键尺寸和剖面，因而利于提高所述半导体器件的性能。电子装置具有类似优点。
-
公开(公告)号：CN107039335A
公开(公告)日：2017-08-11
申请号：CN201610079616.1
申请日：2016-02-03
IPC分类号： H01L21/768 , H01L21/336
摘要： 一种半导体结构的形成方法，包括：在介质层表面形成横跨相邻栅极结构之间的介质层的第一掩膜层；在位于相邻栅极结构之间的介质层表面的第一掩膜层侧壁表面形成侧墙层；在第一掩膜层表面以及介质层表面形成具有开口的第二掩膜层，开口横跨所述第一掩膜层以及侧墙层；以第二掩膜层为掩膜，沿所述开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层，直至暴露出基底表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔；去除所述第二掩膜层以及第一掩膜层；形成填充满所述接触孔的导电插塞。本发明改善形成的接触孔的侧壁位置精确度和形貌精确度，进而提高形成的半导体结构的电学性能和良率。
-
-
-
-
-
-
-
-
-
搜索结果
535 条记录 (耗时 0.089 秒)
