公开(公告)号：CN109791949A

公开(公告)日：2019-05-21

申请号：CN201780059506.1

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  北川英树 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾 ,  大东彻 ,  伊藤俊克

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/58 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L21/363

Abstract: 半导体装置具备包含半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)以及漏极电极(9)的薄膜晶体管(101)，半导体层(7)具有层叠结构，该层叠结构包含：第1氧化物半导体层(71)，其包含In和Zn，第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；第2氧化物半导体层(72)，其包含In和Zn，第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；以及中间氧化物半导体层(70)，其配置在第1氧化物半导体层与第2氧化物半导体层之间，第1氧化物半导体层和第2氧化物半导体层是结晶质氧化物半导体层，中间氧化物半导体层是非晶质氧化物半导体层，第1氧化物半导体层(71)配置在比第2氧化物半导体层(72)靠栅极绝缘层(5)侧。

公开(公告)号：CN109791892A

公开(公告)日：2019-05-21

申请号：CN201780059470.7

申请日：2017-09-19

Applicant: 夏普株式会社

Inventor： 北川英树 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  伊藤俊克 ,  上田辉幸 ,  西宫节治 ,  原健吾

IPC: H01L21/336 ,  H01L51/50 ,  H05B33/02 ,  H05B33/06 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L27/32 ,  H01L29/786

CPC classification number: G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L27/32 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02 ,  H05B33/06

Abstract: 有源矩阵基板(100)的像素区域具备：薄膜晶体管(101)，其具有氧化物半导体层(7)；无机绝缘层(11)及有机绝缘层(12)，其覆盖薄膜晶体管；共用电极(15)；电介质层(17)，其主要包含氮化硅；以及像素电极(19)，无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，像素电极(10)在像素接触孔内与漏极电极(9)接触，像素接触孔包括分别形成于无机绝缘层(11)、有机绝缘层(12)以及电介质层(17)的第1开口部、第2开口部以及第3开口部，第1开口部的侧面与第2开口部的侧面对齐，第2开口部的侧面包含：第1部分(121)，其相对于基板按第1角度(θ1)倾斜；第2部分(122)，其位于第1部分的上方，按比第1角度大的第2角度(θ2)倾斜；以及交界(120)，其位于第1部分与第2部分之间，相对于基板的倾斜角度不连续地变化。

公开(公告)号：CN105793772A

公开(公告)日：2016-07-20

申请号：CN201480063249.5

申请日：2014-07-30

Applicant: 夏普株式会社

Inventor： 原健吾 ,  原义仁 ,  中田幸伸

IPC: G02F1/1345 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L29/786

CPC classification number: G02F1/1345 ,  G02F1/133345 ,  G02F1/1339 ,  G02F1/13439 ,  G02F1/1368 ,  G02F2202/10 ,  H01L27/1225 ,  H01L27/124

Abstract: 液晶面板(11)包括：阵列基板(11b)，其具有显示部(AA)和非显示部(NAA)；配置在非显示部(NAA)的行控制电路部(28)；构成行控制电路部(28)的第一配线部(29)；第二配线部(30)，其构成行控制电路部(28)，并且以与第一配线部(29)交叉的形式配置在第一配线部(29)的上层侧；以介于第一配线部(29)与第二配线部(30)之间的形式配置的栅极绝缘膜(35)；和有机绝缘膜(40)，其配置在第二配线部(30)的上层侧，并且具有至少在与第一配线部(29)和第二配线部(30)的交叉部位(29a、30a)重叠的范围开口的开口部(31)，且由有机树脂材料构成。

公开(公告)号：CN113257835B

公开(公告)日：2024-11-26

申请号：CN202110096761.1

申请日：2021-01-25

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  菊池哲郎 ,  北川英树 ,  西宫节治 ,  原健吾 ,  高畑仁志 ,  大东彻

IPC: H01L27/12 ,  H01L21/77

Abstract: 一种有源矩阵基板，具备多个栅极总线、多个源极总线、下部绝缘层、层间绝缘层、多个氧化物半导体TFT、像素电极以及多个源极接触部，各氧化物半导体TFT具有：氧化物半导体层，其配置在下部绝缘层上；栅极电极，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极，其形成在基板与下部绝缘层之间，与源极总线由相同的导电膜形成，各源极接触部具有：源极接触孔，其形成于下部绝缘层和层间绝缘层，并且使1个氧化物半导体TFT中的氧化物半导体层的第1区域的一部分和源极电极的一部分露出；以及连接电极，其配置在层间绝缘层上和源极接触孔内，在源极接触孔内连接到第1区域的一部分和源极电极的一部分。

公开(公告)号：CN110783344B

公开(公告)日：2023-11-07

申请号：CN201910671345.2

申请日：2019-07-24

Applicant: 夏普株式会社

Inventor： 原健吾 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  西宫节治 ,  上田辉幸 ,  山中昌光

IPC: H01L27/12 ,  H01L21/84 ,  G02F1/1362

Abstract: 一种薄膜晶体管基板和薄膜晶体管基板的制造方法，抑制由第2金属膜的蚀刻引起的缺陷的发生。阵列基板具备：半导体膜；第1绝缘膜，其配置于半导体膜的上层侧；第1金属膜，其配置于第1绝缘膜的上层侧；第2绝缘膜，其配置于第1金属膜的上层侧；第2金属膜，其配置于第2绝缘膜的上层侧；源极配线，其包括第2金属膜；栅极电极，其包括第1金属膜；沟道区域，其包括半导体膜的一部分，以与栅极电极重叠的方式配置；源极区域，其是将半导体膜的一部分低电阻化而成的，通过至少在第2绝缘膜开口形成的接触孔连接到源极配线；漏极区域，其是将半导体膜的一部分低电阻化而成的；及像素电极，其是将半导体膜的一部分低电阻化而成的，与漏极区域相连。

公开(公告)号：CN110867453B

公开(公告)日：2023-06-16

申请号：CN201910682845.6

申请日：2019-07-26

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  山中昌光 ,  原健吾

IPC: H01L27/12 ,  H01L21/77 ,  G02F1/1362

Abstract: 一种半导体装置、显示装置以及半导体装置的制造方法，消除随着各接触孔的形成而出现的问题。阵列基板(11B)具备：第1TFT(15)；第1源极侧连接部(19)，其包括第2金属膜(43)的一部分，连接到第1源极区域(15B)；第1漏极侧连接部(20)，其包括第2金属膜(43)的一部分，连接到第1漏极区域(15C)；第2TFT(24)，其由第1TFT(15)驱动；第2源极侧连接部(28)，其包括第1金属膜(39)的一部分，连接到第2源极区域(24B)；以及第2漏极侧连接部(29)，其包括第1金属膜(39)或第2透明电极膜(48)的一部分，连接到第2漏极区域(24C)。

公开(公告)号：CN111580315B

公开(公告)日：2023-04-04

申请号：CN202010092392.4

申请日：2020-02-14

Applicant: 夏普株式会社

Inventor： 西宫节治 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  山中昌光 ,  原健吾 ,  高畑仁志

IPC: G02F1/1362 ,  H01L27/12

Abstract: 一种有源矩阵基板和具备其的液晶显示装置，有源矩阵基板(10)具备：开关元件(120)，其连接到设置在基板上的栅极线和数据线；像素电极(130)，其与开关元件(120)连接；相对电极(140)，其在俯视时与像素电极(130)重叠；平坦化膜(154)；以及配线(142)。平坦化膜(154)覆盖开关元件(120)，在俯视时与配线(142)重叠的位置形成有贯通平坦化膜(154)的第1接触孔(CH1)。像素电极(130)和相对电极(140)以覆盖平坦化膜(154)的一部分的方式配置。在第1接触孔(CH1)中，相对电极控制配线(142)与相对电极(140)连接。

公开(公告)号：CN114678378A

公开(公告)日：2022-06-28

申请号：CN202111578917.6

申请日：2021-12-22

Applicant: 夏普株式会社

Inventor： 高畑仁志 ,  菊池哲郎 ,  原健吾 ,  西宫节治 ,  铃木正彦 ,  大东彻

IPC: H01L27/12 ,  H01L21/84

Abstract: 提供一种有源矩阵基板，具备具有顶栅结构并且特性相互不同的多个氧化物半导体TFT。有源矩阵基板具备第1TFT和第2TFT，各TFT的氧化物半导体层包含高电阻区域和低电阻区域，高电阻区域包含在从基板的法线方向观看时与栅极电极重叠的沟道区域以及与栅极绝缘层重叠而与栅极电极不重叠的偏移区域，低电阻区域包含源极接触区域、漏极接触区域以及介于这些接触区域与高电阻区域之间的介设区域，第1TFT的栅极绝缘层包含第1绝缘膜和配置在第1绝缘膜上的第2绝缘膜，第2TFT的栅极绝缘层包含第2绝缘膜而不包含第1绝缘膜，第1TFT的偏移区域的沟道长度方向的合计长度L1大于第2TFT的偏移区域的沟道长度方向的合计长度L2。

公开(公告)号：CN110494798B

公开(公告)日：2022-03-08

申请号：CN201880022067.1

申请日：2018-03-26

Applicant: 夏普株式会社

Inventor： 北川英树 ,  今井元 ,  伊藤俊克 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  原健吾 ,  西宫节治 ,  大东彻

IPC: G02F1/1368 ,  G09F9/30

Abstract: 提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。

公开(公告)号：CN113345914A

公开(公告)日：2021-09-03

申请号：CN202110227439.8

申请日：2021-03-01

Applicant: 夏普株式会社

Inventor： 菊池哲郞 ,  大东彻 ,  铃木正彦 ,  西宫节治 ,  原健吾 ,  高畑仁志

IPC: H01L27/12 ,  H01L27/32

Abstract: 有源矩阵基板具有多个像素区域，其包括基板、与各像素区域对应设置的像素TFT以及与像素TFT电连接的像素电极。像素TFT为具有氧化物半导体层、设置在氧化物半导体层之上的栅极绝缘层和以隔着栅极绝缘层与氧化物半导体层相对的方式配置的栅极的顶栅结构TFT。栅极绝缘层由氧化硅形成。栅极绝缘层包括与氧化物半导体层接触的下层和位于下层之上的上层。下层所含的氢相对于氮的原子数比即下层H/N比为1.5以上且5.0以下。上层所含的氢相对于氮的原子数比即上层H/N比为0.9以上且2.0以下。下层H/N比大于上层H/N比。