公开(公告)号：CN108387838A

公开(公告)日：2018-08-10

申请号：CN201810192257.X

申请日：2018-03-07

Applicant: 天津芯海创科技有限公司 ,  天津市滨海新区信息技术创新中心

Inventor： 王永胜 ,  刘勤让 ,  朱珂 ,  沈剑良 ,  宋克 ,  吕平 ,  张进 ,  张波 ,  李沛杰 ,  毛英杰 ,  张帆 ,  王锐 ,  何浩 ,  李杨 ,  赵玉林 ,  虎艳宾 ,  张霞

IPC: G01R31/28

Abstract: 本发明提供了一种芯片测试方法、装置、芯片及设计芯片的方法，涉及芯片测试技术领域，该芯片测试方法，芯片预先设置有测试模式；包括：启动芯片的测试模式；在测试模式下，芯片可输出同步信号，用于端口信号的同步，且芯片的状态寄存器映射至数字IO；根据同步信号采集端口输出的参数数据；扫描数字IO获取状态寄存器的状态数据；分别根据参数数据和状态数据确定芯片是否工作正常。本发明实施例提供的芯片测试方法、装置、芯片及设计芯片的方法，在测试模式测试机台可根据同步信号抓取高速端口参数数据，完成参数测试；并且可以直接扫描数字IO引脚查看芯片状态，无需再读取内部寄存器，降低测试难度和减少测试时间。

公开(公告)号：CN108169661A

公开(公告)日：2018-06-15

申请号：CN201711455300.9

申请日：2017-12-28

Applicant: 天津芯海创科技有限公司 ,  天津市滨海新区信息技术创新中心

Inventor： 张进 ,  吕平 ,  刘勤让 ,  沈剑良 ,  宋克 ,  朱珂 ,  王永胜 ,  徐庆阳 ,  李沛杰 ,  张波 ,  杨堃 ,  王锐 ,  何浩 ,  李杨 ,  肖峰 ,  毛英杰 ,  赵玉林

IPC: G01R31/28

Abstract: 本发明提供了一种集成电路设计方法和集成电路闩锁效应测试方法，属于集成电路设计技术领域。其中，集成电路设计方法包括：从集成电路中选取指定的端口作为闩锁效应测试模式的控制端；建立控制端与集成电路中除复位端口之外的剩余端口之间的关联关系，以使控制端控制剩余端口在闩锁效应测试模式中的状态。本发明实施例提供的集成电路设计方法和集成电路闩锁效应测试方法，为集成电路设置了闩锁效应测试模式的控制端，利用该控制端控制集成电路的端口在闩锁效应测试模式中的状态，增加了电路内部信号的可控制性，可以更好的满足Latch up测试的需求，有利于客观准确地评价电路的抗闩锁效应能力，保证器件的质量。

公开(公告)号：CN111159967A

公开(公告)日：2020-05-15

申请号：CN201911380463.4

申请日：2019-12-27

Applicant: 天津芯海创科技有限公司 ,  天津市滨海新区信息技术创新中心

Inventor： 夏云飞 ,  刘勤让 ,  沈剑良 ,  宋克 ,  朱珂 ,  李沛杰 ,  杨堃 ,  张丽 ,  徐庆阳 ,  王盼 ,  张波 ,  徐立明 ,  丁旭 ,  张传波 ,  王晓雪

IPC: G06F30/392

Abstract: 本发明提供了一种基于网页排名算法的FPGA电路布局与资源分配方法，包括如下步骤：1)构建FPGA电路中基本单元影响因子稀疏矩阵M：2)通过迭代优化，获得关键值向量：3)根据关键值向量，对基本单元进行划分，进行布局约束文件的编写。相对于现有技术，本发明具有以下优势：本发明对大规模FPGA进行细粒度电路资源分配，优化整个系统布局，可以有效减少布线资源的浪费；本发明合理布局高扇出关键路径上的重要电路单元，减少由于布线与资源分配不合理导致的电路延时增加，提高系统的时序性能；利用网页搜素算法进行电路分析建模，提高FPGA电路设计开发速度，减少由于电路实现难度造成的开发周期迭代。

公开(公告)号：CN110535790A

公开(公告)日：2019-12-03

申请号：CN201910784704.5

申请日：2019-08-23

Applicant: 天津芯海创科技有限公司 ,  天津市滨海新区信息技术创新中心

Inventor： 崔超 ,  刘勤让 ,  宋克 ,  沈剑良 ,  魏帅 ,  肖锋 ,  朱珂 ,  汪欣 ,  张文建 ,  王轩 ,  张明伟 ,  任阔 ,  李明灏 ,  张波 ,  王锐

IPC: H04L12/931 ,  H04L12/939

Abstract: 本发明提出一种应用于RapidIO交换网络的异常报文处理机制，所述机制中涉及RapidIO报文发送模块，另外还包括新设置的中断处理模块、semaphore处理模块、异常报文处理模块。本发明将基于semaphore的进程间通信机制与中断处理机制配合应用到RapidIO交换网络中，可以及时发现处理机发出的异常报文，及时结束处理机发送异常报文的任务；清除处理机发出的异常报文的功能，防止处理机发生死机，确保整个交换网络不受影响，既增强了交换网络的稳定性和可靠性，又避免了重启系统造成的损失，而且节省了人工重启系统的人力成本。

公开(公告)号：CN109342921A

公开(公告)日：2019-02-15

申请号：CN201811172506.5

申请日：2018-10-09

Applicant: 天津芯海创科技有限公司 ,  天津市滨海新区信息技术创新中心

Inventor： 李杨 ,  沈剑良 ,  宋克 ,  吕平 ,  刘勤让 ,  张波 ,  王永胜 ,  张进 ,  李沛杰 ,  杨堃 ,  王锐 ,  赵玉林 ,  毛英杰 ,  虎艳宾 ,  张霞

IPC: G01R31/28

Abstract: 本发明提供了一种高速交换芯片的老化测试方法与系统，在动态老化测试时，将被测IC置于老化板，通过控制板为老化板提供激励信号，对被测IC进行高温及电压拉偏测试，对被测IC的数字部分进行数字引脚拉高拉低操作，对被测IC的模拟部分进行环回测试，对被测IC的交换模块进行收发包测试。本发明能够实现对高速交换芯片数字部分，模拟部分和交换部分的老化测试，对于早期失效产品的老化筛选测试项覆盖的更加全面，有利于在老化测试时就发现更多可能潜在问题，并通过实时监测显示高温动态老化各个功能测试项的结果能够及时发现每个功能模块的耐老化能力，通过实时存储老化信息有利于对测试结果进行分析。

公开(公告)号：CN108647007A

公开(公告)日：2018-10-12

申请号：CN201810400084.6

申请日：2018-04-28

Applicant: 天津芯海创科技有限公司 ,  天津市滨海新区信息技术创新中心

Inventor： 王封 ,  刘勤让 ,  朱珂 ,  沈剑良 ,  宋克 ,  吕平 ,  张波 ,  杨镇西 ,  陶常勇 ,  汪欣 ,  李沛杰 ,  刘长江 ,  付豪 ,  张楠 ,  陈艇 ,  黄雅静 ,  张帆

IPC: G06F7/57

Abstract: 本发明提供了一种运算系统及芯片，该系统包括读写控制模块、算式规则控制器、排序器、算式生成器和调度算粒模块：算式规则控制器从预先加载的配置信息中获取运算数据的存储地址和运算符号；算式生成器根据存储地址，从读写控制模块中读取运算数据；调度算粒模块调取运算符号对应的运算器，对运算数据进行运算，将运算结果保存至读写控制模块；排序器对运算结果的存储地址进行排序和计数，得到计数结果；算式规则控制器根据计数结果确定下一个运算数据的存储地址。本发明通过配置信息可以在系统架构不变的情况下实时重构算法功能，提高了运算系统的灵活性和资源复用率；通过算粒调度的方式实现运算指令的并行执行，提高了系统的计算能力。

公开(公告)号：CN211240246U

公开(公告)日：2020-08-11

申请号：CN201921380882.3

申请日：2019-08-23

Applicant: 天津市滨海新区信息技术创新中心 ,  国家数字交换系统工程技术研究中心

Inventor： 张霞 ,  吕平 ,  刘勤让 ,  沈剑良 ,  陈艇 ,  李沛杰 ,  虎艳宾 ,  刘冬培 ,  张文建 ,  赵博 ,  张波 ,  赵玉林 ,  王永胜 ,  王锐

IPC: H05K1/02

Abstract: 高速PCB板中高速信号、模拟信号对于噪声余量非常敏感，即正常工作时仅能允许非常小的噪声余量，噪声余量超标时会对高速信号的品质构成直接影响，从而直接影响传输信号的质量。本实用新型提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。(ESM)同样的发明创造已同日申请发明专利