-
公开(公告)号：CN112562767A
公开(公告)日：2021-03-26
申请号：CN202011596396.2
申请日：2020-12-29
Applicant: 国家数字交换系统工程技术研究中心 , 天津市滨海新区信息技术创新中心
IPC: G11C29/00
Abstract: 本发明提供一种晶上软件定义互连网络装置与方法。该装置包括：硅基板和设置在硅基板上的晶上系统网络，所述晶上系统网络中的节点包括计算节点、存储节点和网络节点，所述网络节点包括晶上路由装置；其中，所述晶上系统网络中的各个节点通过所述晶上路由装置进行互连。该方法包括：将晶上系统网络中的节点进行簇划分，每个簇内包括计算节点、存储节点和晶上路由装置；它们之间采用软件定义互连结构进行连接。本发明可增大晶圆级集成系统的集成度、提高灵活性、增加容错能力、扩大应用场景。
-
公开(公告)号：CN110536541A
公开(公告)日：2019-12-03
申请号：CN201910784114.2
申请日：2019-08-23
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: H05K1/02
Abstract: 本发明提出一种减小stub影响的PCB设计方法，该设计方法用于减小由逻辑分析器件造成的stub，利用逻辑分析器件引脚焊盘中的盘中孔连通高速数字信号链路。相应的提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。
-
公开(公告)号：CN112562767B
公开(公告)日：2021-09-28
申请号：CN202011596396.2
申请日：2020-12-29
Applicant: 国家数字交换系统工程技术研究中心 , 天津市滨海新区信息技术创新中心
IPC: G11C29/00
Abstract: 本发明提供一种晶上软件定义互连网络装置与方法。该装置包括：硅基板和设置在硅基板上的晶上系统网络，所述晶上系统网络中的节点包括计算节点、存储节点和网络节点，所述网络节点包括晶上路由装置；其中，所述晶上系统网络中的各个节点通过所述晶上路由装置进行互连。该方法包括：将晶上系统网络中的节点进行簇划分，每个簇内包括计算节点、存储节点和晶上路由装置；它们之间采用软件定义互连结构进行连接。本发明可增大晶圆级集成系统的集成度、提高灵活性、增加容错能力、扩大应用场景。
-
公开(公告)号：CN211240246U
公开(公告)日：2020-08-11
申请号：CN201921380882.3
申请日：2019-08-23
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: H05K1/02
Abstract: 高速PCB板中高速信号、模拟信号对于噪声余量非常敏感，即正常工作时仅能允许非常小的噪声余量，噪声余量超标时会对高速信号的品质构成直接影响，从而直接影响传输信号的质量。本实用新型提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN108600047A
公开(公告)日：2018-09-28
申请号：CN201810304171.1
申请日：2018-04-04
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 张进 , 吕平 , 刘勤让 , 沈剑良 , 宋克 , 朱珂 , 王永胜 , 李沛杰 , 张波 , 王锐 , 何浩 , 李杨 , 肖峰 , 毛英杰 , 赵玉林 , 虎艳宾 , 张霞 , 杜延康
IPC: H04L12/26
Abstract: 本发明提供了一种串行传输芯片及SERDES电路测试方法，所述串行传输芯片中，测试数据生成模块向SERDES电路发送第一测试数据；比较数据生成模块在接收到SERDES电路发送的指示信号时，向错误数据注入模块发送第二测试数据；错误数据注入模块根据错误注入控制信号向数据比较模块的第一输入端发送第二测试数据，或者，发送在对第二测试数据按照预设方式注入错误信息后得到的第三测试数据；数据比较模块用于接收SERDES电路的输出数据，将输出数据分别与第二测试数据和第三测试数据比较，得到测试结果，达到对测试过程注入可控的错误信息，分别在错误信息注入前和错误信息注入后校验并确定测试结果，提高故障芯片的检出率。
-
Patent Agency Ranking
公开(公告)号：CN109342921A
公开(公告)日：2019-02-15
申请号：CN201811172506.5
申请日：2018-10-09
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G01R31/28
Abstract: 本发明提供了一种高速交换芯片的老化测试方法与系统，在动态老化测试时，将被测IC置于老化板，通过控制板为老化板提供激励信号，对被测IC进行高温及电压拉偏测试，对被测IC的数字部分进行数字引脚拉高拉低操作，对被测IC的模拟部分进行环回测试，对被测IC的交换模块进行收发包测试。本发明能够实现对高速交换芯片数字部分，模拟部分和交换部分的老化测试，对于早期失效产品的老化筛选测试项覆盖的更加全面，有利于在老化测试时就发现更多可能潜在问题，并通过实时监测显示高温动态老化各个功能测试项的结果能够及时发现每个功能模块的耐老化能力，通过实时存储老化信息有利于对测试结果进行分析。
-
公开(公告)号：CN111123073A
公开(公告)日：2020-05-08
申请号：CN201911383055.4
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种硬件板卡快速自检装置，包括精密采样电阻、开关切换单元、运放单元、电流源、模数转换器、数字单元、以及处理显示单元，所述精密采样电阻连接第一开关切换单元的输入端，第一开关切换单元的输出端连接运放单元以及电流源的输入端，运放单元以及电流源的输出端连接第二开关切换单元的输入端，第二开关切换单元的输出端连接模数转换器的输入端，模数转换器的输出端连接第三开关切换单元的输入端，第三开关切换单元的输出端连接数字单元的输入端，数字单元的输出端连接处理显示单元的输入端。本发明使用精密采样电阻串联在电源模块和负载之间，采集电阻两端电参数，即可完成电源指标测试。
-
公开(公告)号：CN109932891A
公开(公告)日：2019-06-25
申请号：CN201910185071.6
申请日：2019-03-12
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G05B9/03
Abstract: 本发明提供了一种异构冗余的拟态MCU，包括异构MCU模块和拟态调度模块；所述异构MCU模块包括至少三个不同架构的MCU芯片以及对应MCU芯片的外围子系统，该MCU芯片中的一个作为备份MCU，其他作为判决MCU；所述拟态调度模块包括判决模块和多个数据通信接口；所述MCU芯片通过对应的数据通信接口与所述判决模块信号连接，该数据通信接口接收所有MCU芯片的运算结果并发送至判决模块，由判决模块判决MCU工作状态及唯一结果输出。本发明所述的异构冗余的拟态MCU，能够使单个或多个MCU收到外部攻击后系统仍保持正常工作状态或快速恢复正常工作状态，提高系统功能和性能的稳定性，提高系统的安全性和鲁棒性。
-
公开(公告)号：CN108387838A
公开(公告)日：2018-08-10
申请号：CN201810192257.X
申请日：2018-03-07
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G01R31/28
Abstract: 本发明提供了一种芯片测试方法、装置、芯片及设计芯片的方法，涉及芯片测试技术领域，该芯片测试方法，芯片预先设置有测试模式；包括：启动芯片的测试模式；在测试模式下，芯片可输出同步信号，用于端口信号的同步，且芯片的状态寄存器映射至数字IO；根据同步信号采集端口输出的参数数据；扫描数字IO获取状态寄存器的状态数据；分别根据参数数据和状态数据确定芯片是否工作正常。本发明实施例提供的芯片测试方法、装置、芯片及设计芯片的方法，在测试模式测试机台可根据同步信号抓取高速端口参数数据，完成参数测试；并且可以直接扫描数字IO引脚查看芯片状态，无需再读取内部寄存器，降低测试难度和减少测试时间。
-
公开(公告)号：CN111123073B
公开(公告)日：2022-05-10
申请号：CN201911383055.4
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种硬件板卡快速自检装置，包括精密采样电阻、开关切换单元、运放单元、电流源、模数转换器、数字单元、以及处理显示单元，所述精密采样电阻连接第一开关切换单元的输入端，第一开关切换单元的输出端连接运放单元以及电流源的输入端，运放单元以及电流源的输出端连接第二开关切换单元的输入端，第二开关切换单元的输出端连接模数转换器的输入端，模数转换器的输出端连接第三开关切换单元的输入端，第三开关切换单元的输出端连接数字单元的输入端，数字单元的输出端连接处理显示单元的输入端。本发明使用精密采样电阻串联在电源模块和负载之间，采集电阻两端电参数，即可完成电源指标测试。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.046 seconds)
