公开(公告)号：CN118676153A

公开(公告)日：2024-09-20

申请号：CN202410249347.3

申请日：2024-03-05

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也 ,  望月真里奈 ,  小野寺凉

IPC: H01L27/12

Abstract: 本发明涉及半导体装置。提供可靠性及迁移率高的半导体装置。半导体装置具有基板、设于基板上的第一晶体管、和设于第一晶体管上的第二晶体管，第一晶体管包含：设于基板上的第一栅电极；设于第一栅电极上的第一绝缘膜；设于第一绝缘膜上、有与第一栅电极重叠的区域并具有多晶结构的第一氧化物半导体层；设于第一氧化物半导体层上的第二绝缘膜；和设于第二绝缘膜上的第二栅电极，第二晶体管包含：设于第二绝缘膜上的第三栅电极；设于第三栅电极上的第三绝缘膜；设于第三绝缘膜上、有与第三栅电极重叠的区域的第二氧化物半导体层；设于第二氧化物半导体层上的第四绝缘膜；和设于第四绝缘膜上的第四栅电极。

公开(公告)号：CN118099223A

公开(公告)日：2024-05-28

申请号：CN202311553939.6

申请日：2023-11-21

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也 ,  望月真里奈 ,  小野寺凉

IPC: H01L29/786 ,  H01L21/34

Abstract: 本发明涉及半导体器件。其课题在于提供包含以不依赖于保护绝缘层所包含的氮化硅的方式被低电阻化的源极区域及漏电极的半导体器件。半导体器件包含氧化物绝缘层、氧化物绝缘层之上的氧化物半导体层、在氧化物半导体层之上与氧化物半导体层相接的栅极绝缘层、和栅极绝缘层之上的栅电极，氧化物半导体层包含与栅电极重叠的沟道区域、和与栅电极不重叠的源极区域及漏极区域，在源极区域及漏极区域与栅极绝缘层的界面处，源极区域及漏极区域的表面中的杂质的浓度为1×1019cm‑3以上。